基于FPGA的多功能图像采集存储系统设计（3）

2.3.2视频流传输单元

        (1)模块工作流程及接口设计
        为了提升系统的兼容性，视频流传输单元设计了多个视频传输接口，可与多种图像采集单元进行对接，完成图像数据的接收后，再转发至系统核心控制单元。该模块以FPGA 为主控制器，实现 Cameralink Full 接口、HDMI接口、LVDS 通信链路的控制，最终完成数据的解码转发工作。模块设计框图如图 2.4 所示。

        系统通过 Cameralink Ful 接口兼容市面上主流的工业相机,本文进行图像采集所选用的设备为 Flare 12M Cameralink 相机。相机通过两个MDR26连接器与系统相连输入的多路串型 LVDS 图像信号经过多片视频解码芯片后，转换为多个单端并行LVCMOS 信号，其中包括4 个数据同步信号、3 个数据时钟信号、80个图像数据信号。模块中的 FPGA 与解码后的单端信号相连，从而完成图像数据的接收。
        视频流传输单元通过 HDMI解码芯片，最高可支持 1080P@60Hz 视频输入，使系统能够与多种TMDS 信号发送设备对接。模块中使用标准的HDMI19in 连接器并支持热插拔检测功能。HDMI输入接口中包含了3路TMDS 数据传输通道与1路独立的TMDS 时钟通道。完成TMDS 信号解码后，模块中的 FPGA 接收解码芯片输出的24 个数据信号与4个控制信号。同时解码芯片的IIC 配置接口也与 FPGA的I/0相连，可通过 FPGA 对其进行初始化控制操作。
        (2)模块核心器件选型
        模块中选用德州仪器的 DS90CR288A 作为 Cameralink Full