项目背景: 项目为一个云端运算的产品,所有的高速和低速信号都要进行信号完整性测试,其中包括高速串行信号PCI-Express Gen1( 简称PCIe Gen1)。PCIe Gen1信号分为CEM和base两种情况,CEM的测试可以使用 PCI-sig协会的fixture直接进行测试;base的测试直接使用探头探测最终端的测试点,这样就会带来一个问题,如何才能测试到芯片的的最终端?因为,信号的互连通道不仅仅包含了PCB走线,还包含了芯片内部的布线,一般我们认为测量到芯片内部的Die才算最终端。
该项目的PCIE 1.0是属于PCIe base的,互连CPU与以太网PHY,如下图1所示:
图1 原理框图
所以测试的时候,需要将probe探测到最终端,但是对于目前示波器测试而言,都只能测试到芯片的引脚上,没有办法探测到最终端的Die上,如下图2所示。
图2 测试点只能探测到芯片的管脚
[案例]PCIE jitter测试问题分析以及解决方案
最新推荐文章于 2024-04-12 23:43:45 发布