VHDL6：VHDL实现二路选择器并仿真

目录

1. 示例说明

2. VHDL源码

3. 运行结果

4. 功能仿真结果

---

1. 示例说明

本例是一个二路选择器。此二路选择器用于从两路输入信号中选择一路信号并将其输出。

该选择器器有2个输入端口: in1和in2

            1个输出端口: pout

                            1个控制端口cnt1

其中输入端口和输出端口in1、in2、pout的类型为位向量；

控制端口cnt1则是位。

因为是二路选择，所以控制器端口cnt1只需要1位，当cnt1为高电平时，选择一路。

当cnt1为低电平时，选择另一路。

2. VHDL源码

 

源码如下：

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

USE IEEE.STD_LOGIC_ARITH.ALL;

-- 二路选择器

entity EG5 is

port(

                   in1:  IN STD_LOGIC_VECTOR(15 DOWNTO 0);

                   in2:  IN STD_LOGIC_VECTOR(15 DOWNTO 0);

                   cnt1: IN bit;

                   pout: out STD_LOGIC_VECTOR(15 DOWNTO 0)                       

);

end EG5;

architecture func of EG5 is

begin

        

         pout <= in1 when cnt1='0' else in2;

end func;

3. 运行结果

 

4. 功能仿真结果