简易交通灯

最新推荐文章于 2022-06-28 15:41:35 发布

傻童:CPU

最新推荐文章于 2022-06-28 15:41:35 发布

阅读量328

点赞数 1

分类专栏： verilog FPGA FPGA基础文章标签： fpga开发

本文链接：https://blog.csdn.net/qq_45159887/article/details/124078831

版权

FPGA 同时被 3 个专栏收录

145 篇文章 151 订阅 ¥9.90 ¥99.00

订阅专栏

超级会员免费看

verilog

87 篇文章 36 订阅 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

FPGA基础

81 篇文章 11 订阅

订阅专栏

本文介绍如何使用FPGA开发实现一个简易交通灯系统。系统包含红黄绿三色指示灯和行人按钮，正常状态下，机动车道红绿灯按照60、5、10的时钟周期循环。行人按钮按下后，若绿灯剩余时间大于10个时钟，绿灯时间缩短至10个时钟。模块设计考虑了机动车道和人行道指示灯的配对逻辑。

摘要由CSDN通过智能技术生成

简易交通灯

题目描述
要求实现一个交通红绿灯，具有红黄绿三个小指示灯和一个行人按钮，正常情况下，机动车道指示灯按照60时钟周期绿灯，5个时钟周期黄灯，10个时钟周期红灯循环。当行人按钮按下，如果剩余绿灯时间大于10个时钟，则缩短为10个时钟，小于10个时钟则保持不变。

注：机动车道的指示灯和人行道指示灯应该是配对的，当机动车道的灯为绿或者黄时，人行道的灯为红；当机动车道的灯为红时，人行道的灯为绿，为简便起见，只考虑机动车道的指示灯。

模块的信号接口图如下：
在这里插入图片描述

`timescale 1ns/1ns

module triffic_light
    (
		input rst_n, //异位复位信号，低电平有效
        input clk, //时钟信号
        input pass_request,
		output wire[7:0]clock,
        output reg red,
		output reg yellow,
		output reg green
    );
	
	parameter 	idle = 2'd0,
				s1