DMA-GD32

本文介绍了DMA-GD32模块,包括其DMA控制器、主从模式控制电路和FIFO数据通道,强调了它在PCle总线上的工作原理,以及如何在主从模式下进行数据传输。DMA通过FIFO实现速率匹配和缓冲,但不支持CPU那样的复杂地址处理。配置流程未详细展开。
摘要由CSDN通过智能技术生成

DMA-GD32

在这里插入图片描述
在这里插入图片描述
DMA模块包括DMA控制器、主模式控制电路、从模式控制电路和数据通道FIFOS.
主、从模式控制电路分别负责控制DMA模块在PCle总线的主模式和从模式下的工作状态
FIFOS实现数据缓冲通道,对总线端的高速信号和外设上本地低速信号进行速率匹配和缓冲
DMA模块的上述结构使得它既可以作为总线的从设备被访问,也可以在有DMA请求时,通过总线仲裁获得总线的控制权,作为主设备控制外设和内存间进行数据传输。
DMA不能实现类似CPU复杂的地址处理和译码等功能,DMA传输的源和目的地址一般是总线全局地址。
在这里插入图片描述

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

傻童:CPU

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值