锁相环的原理和作用——基础补充（五）

最新推荐文章于 2025-04-10 22:42:24 发布
最新推荐文章于 2025-04-10 22:42:24 发布
阅读量9.1k 收藏 62
点赞数 12
分类专栏： 基础补充 文章标签： PLL
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sy243772901/article/details/88910797
版权

锁相环一直在被提起，在我心中一直都是一个词，没有概念，现在FPGA内必须要学会用到，在此做下记录。

1 为什么要用锁相环？

对于现在的数字控制系统，对于外部信号的解析都是基于芯片内部的时钟的，系统内部的时钟有其独自的频率和相位。而外部输入的信号，同样具有其自有的频率和相位。假如外部输入信号恰好在内部时钟的1/2个周期时候输入，如果不加任何处理，那么输入信号的相位永远都和内部时钟信号差半个周期。这半个周期的空白会导致信号解析出错，甚至无法检测外部信号的严重后果。尤其在通信领域，一些小的信号的错误解析会导致整个系统瘫痪。

机理类比：大家都在跟着音乐跳舞，有一个舞蹈教练发现大家的动作节奏跟不上音乐了，慢了半个拍子（类似于有了相位差），于是换了一个缓慢一点的音乐，以便大家能跟得上节奏。

所以我们就需要用到一种能够使得外部信号和内部独立时钟同步的功能模块，锁相环就在这种需求下产生。

2 锁相环的原理

锁相环一般由三部分组成压控振荡器、滤波器和鉴相器。

鉴相器：检测输出信号和输入信号的相位差

环路滤波器：它的作用是滤除掉来自PLL电路中鉴相器输出电压Vd（t）中的高频成分和噪声分量，得到一个干净的控制电压Vc（t）去控制压控振荡器的频率输出。

压控振荡器：指输出频率与输入控制电压有对应关系的振荡电路(VCO)，频率是输入信号电压的函数，振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制，就可构成一个压控振荡器。

通过鉴相器检测输出信号和输入信号之间的相位差，并转化为电压输出，经过低通环路滤波器形成压控振荡器的控制电压，控制压控振荡器输出和输出信号相同相位的信号。

 

3 锁相环的应用基础补充

锁相跟踪，锁相分频，锁相倍频

我这里只是初步的学习，这是个介绍锁相环比较详细的链接，大家可以看看。

http://www.360doc.com/content/16/0601/20/33813117_564266468.shtml

Vivado内PLL的IP核的调用

https://jingyan.baidu.com/article/2fb0ba40ffeafe00f3ec5f77.html

Xilinx 7系列原语使用——时钟相关
m0_72068190的博客
10-29 1401
Xilinx 7系列原语使用——时钟相关 BUFG，IBUFG，BUFGP，IBUFGDS等含义以及使用
嵌入式单片机基础篇（五）之stm32F1以及51单片机时钟详解
lostlll的博客
05-27 3826
嵌入式工程师成长之路（五） stm32F1以及51单片机时钟详解 ### 第一部分：stm32 1、问题：什么是时钟？时钟的意义 回答：简而言之，时钟就是数据传输的基准，CPU的脉搏 时钟的意义： 一块主板要能进行正确的数据传送以及正常的运行，没有时钟信号是不行的，时钟信号在电路中起着发非常重要的作用。因为在数据传送过程中，只有对时序进行严格的定义和要求，才能保证数据在传输过程不出差错。而在此期间时钟信号充当了这一时序的基准。我们可以用它来确定其它信号的宽度，同时也利用它来保证收发数据双方的同步。 以CPU
1.12 锁相环基础知识
医疗电子的博客
04-09 6118
锁相环(PLL)电路存在于各种高频应用中，从简单的时钟净化电路到用于高性能无线电通信链路的本振(LO)，以及矢量网络分析仪(VNA)中的超快开关频率合成器。锁相环是一种。
锁相环环路滤波器参数设计与分析
03-22
关于滤波器的设计讲的很详细.对于理解滤波器帮助很大
锁相环基本工作原理
最新发布
m0_47532508的博客
04-10 495
锁相环（Phase-Locked Loop，PLL）是一个能够比较输出与输入相位差的反馈系统，利用外部输入的参考信号控制环路内部震荡信号的频率和相位，使震荡信号同步至参考信号
FPGA23 PLL 锁相环使用及应用（专题： PLL 的应用场景）
lj1986817902的博客
08-08 3603
FPGA23 PLL 锁相环使用及应用（专题： PLL 的应用场景） 锁相环的作用： ①即锁相环的一大作用就是对输入时钟进行分频和倍频，以得到更高或更低频率的时钟信号，以供逻辑电路使用(注：接触过STM32、其它单片机的可能有所了解)。 ②另外，除了对时钟信号的频率进行调节，还可以对同一PLL生成的多个时钟的相位进行控制，以保证两个时钟域的逻辑工作时有确定的时间（相位）差。 应用领域 : ①降低功耗 ​ 在FPGA系统设计中，几乎所有地方都可以用到PLL，也有些地方是非用到PLL不可。在某些对系统时钟.
锁相环的作用
cppstdy的专栏
05-08 1万+
锁相环一直在被提起，在我心中一直都是一个词，没有概念，现在FPGA内必须要学会用到，在此做下记录。 1 为什么要用锁相环？ 对于现在的数字控制系统，对于外部信号的解析都是基于芯片内部的时钟的，系统内部的时钟有其独自的频率和相位。而外部输入的信号，同样具有其自有的频率和相位。假...
AD9516锁相环功能外接环路滤波器的设计与分析
weixin_30894389的博客
03-21 967
转载于:https://www.cnblogs.com/fozu/p/3616003.html
有关锁相环的一些思考
诚朴勇毅
12-28 404
为什么要用锁相环？ 我刚开始接触锁相环的时候，总认为锁相环就是为了实现相位同步的，那为什么用它来实现频率合成。我们知道，一般的电子电路都需要一个时钟来驱动，经常采用的是晶振。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，VCO是指压控振荡器，采用VCO实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时钟信号。 ...
U-Boot详细分析(3)——系统时钟操作
Zach_z的博客
02-20 2459
一、引子 在上一篇文章 U-Boot详细分析(2)——Exynos4412启动过程中可以看到，BL2程序流程图中有SET CLOCK’s这一步骤， 并且在U-Boot源码的 board/samsung/smdkc210/lowlevel_init_SCP.S的文件中也有着对时钟初始化的相关代码(因为BL2中已经初始化，所有不一定会执行) 这篇文章通过U-Boot中对时钟进行初始化的源码和三星提供的...
傅里叶变换原理 / 性质 / 常用信号变换
u013669912的博客
11-30 1847
……
锁相环论文
03-27
基于MEMS的可变光衰减器的设计与制作
为什么要有锁相环?锁相环的作用是什么
07-18
锁相环路是一种反馈控制电路，简称锁相环（PLL）。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。 锁相环特点是：用外......
锁相环环路滤波器参数设计代码(matlab)
08-20
二阶锁相环环路滤波器的matla设计代码，自定义阻尼系数（默认为0.707）和噪声带宽，给出滤波器参数值。
(5.1)uboot详解——时钟分频
奔跑的路
11-22 4567
(5)uboot详解——时钟分频 如果cpu是计算机的大脑，电流是计算机的血液，那么时钟则是计算机的心脏，时钟频率决定了处理器运算的快慢，它的每一次“跳动”都驱动着处理器不停的执行命令。不同的是，人的各个部位心率是一样的，但计算机却有多个频率，而且每个部位可能有不同的频率，比如“大脑”有一个频率，“手“有一个频率，“脚”使用的是另外一个频率，这样就产生了两个问题：怎么产生这些不同的频率？处理器怎
数字锁相环——环路滤波器参数设计
热门推荐
学无止境
06-22 1万+
锁相环中环路滤波器参数设计方法。
锁相环（PLL）基本原理
nanxiqingyu的博客
07-09 1万+
偏移载波频率 fo 指定频率 fm 下1 Hz带宽内功率与频率 fo 振荡器信号功率之比（相对于载波功率的功率谱密度），单位：dBc/Hz。
2020-10-09
youxiaojie1979的博客
10-09 2533
锁相环(PLL)基本原理 Ian Collins 下载 PDF 摘要： 锁相环(PLL)电路存在于各种高频应用中，从简单的时钟净化电路到用于高性能无线电通信链路的本振(LO)，以及矢量网络分析仪(VNA)中的超快开关频率合成器。本文将参考上述各种应用来介绍PLL电路的一些构建模块，以指导器件选择和每种不同应用内部的权衡考虑，这对新手和PLL专家均有帮助。本文参考ADI公司的ADF4xxx和HMCxxx系列PLL和压控振荡器(VCO)，并使用ADIsimPLL（ADI公司内部PLL电路仿真器）来演示不
硬件设计-PLL篇（下）
whm128的博客
06-27 1953
有源滤波器因为采用放大器而引入噪声，所以采用有源滤波器的 PLL 产生的频率的相 位噪声性能会比采用无源滤波器的 PLL 输出差。选择 VCO 时，尽量选择 VCO 的输出频率对应的控制电压在可用调谐电压范围的中点。然而， ADF41xx 系列的 PLL，其数字锁定指示用 REFIN 时钟来检查是否锁定，如果 PLL 先前已经锁 定，REFIN 时钟突然丢失，PLL 会继续显示锁定状态。 环路滤波器为无源滤波器，VCO 的控制灵敏度为正（即，随着控制电压的升高，输出频率增 大）。
锁相环作用
03-16
### 锁相环（PLL）的工作原理及作用 锁相环（PLL, Phase-Locked Loop）是一种反馈控制系统，其核心功能在于使输出信号的频率和相位与输入信号同步。这种技术广泛应用于通信、信号处理以及电力电子等领域。 #### 工作原理 锁相环的主要组成部分包括鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）。以下是各部分的功能及其协同工作方式： 1. **鉴相器（PD）** 鉴相器接收两个输入信号：一个是外部参考信号，另一个是由压控振荡器产生的内部信号。鉴相器比较这两个信号的相位差异，并输出一个误差电压，该电压反映了两者的相位偏差[^4]。 2. **环路滤波器（LF）** 环路滤波器对鉴相器输出的误差电压进行平滑处理，去除高频噪声成分，从而得到稳定的直流控制电压。这一过程对于提高系统的稳定性和抗干扰能力至关重要。 3. **压控振荡器（VCO）** 压控振荡器根据环路滤波器提供的控制电压调整自身的振荡频率。当控制电压变化时，VCO会相应改变其输出信号的频率和相位，直到达到与输入信号完全同步的状态。 整个系统通过负反馈机制不断调整，直至输出信号的频率和相位与输入信号一致。此时，系统进入锁定状态，即所谓的“锁相”。 --- #### 作用 锁相环的核心作用可以概括为以下几个方面： 1. **频率合成** PLL能够基于单一参考频率生成多个倍频或分频后的信号。这在无线通信领域尤为重要，因为可以通过简单的硬件设计实现复杂的多频段操作[^2]。 2. **信号恢复与再生** 在存在噪声或其他失真因素的情况下，PLL可以从受损的输入信号中提取纯净的载波信号并加以重建。这对于数据传输中的误码率降低具有重要意义[^1]。 3. **相位校正** 对于需要精确时间基准的应用场景（如数字电路中的时钟分配），PLL可通过动态调整确保各个模块之间的相对定时关系始终保持一致性[^3]。 4. **调制解调支持** 在现代通信系统中，PLL常作为混频器的一部分参与AM/FM等类型的调幅/调频信号处理流程。借助其强大的跟踪性能，即使面对快速变动的目标参数也能维持良好的适应性[^5]。 --- ```python # 示例代码展示如何构建基础的离散时间锁相环模型 import numpy as np def pll_model(input_signal, kp=0.1, ki=0.01): phase_error = [] output_phase = [] integral_term = 0 for i in range(len(input_signal)): current_error = input_signal[i] - output_phase[-1] if output_phase else input_signal[i] # 更新积分项 integral_term += ki * current_error # 计算新的输出相位 new_output_phase = sum(output_phase) + (kp * current_error + integral_term) output_phase.append(new_output_phase) phase_error.append(current_error) return np.array(phase_error), np.array(output_phase) input_signal = np.sin(2 * np.pi * 0.1 * np.arange(0, 100)) phase_errors, phases = pll_model(input_signal) print(phases[:10]) # 输出前十个样本的结果 ``` 上述Python脚本展示了简化版离散时间锁相环的行为特性模拟方法。其中`kp`代表比例增益系数；`ki`则表示积分增益因子。两者共同决定了算法收敛速度和平稳程度之间权衡取舍的关系。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值