避免latch的产生

Latch 其实就是锁存器，是一种在异步电路系统中，对输入信号电平敏感的单元，用来
存储信息。锁存器在数据未锁存时，输出端的信号随输入信号变化，就像信号通过一个缓
冲器，一旦锁存信号有效，则数据被锁存，输入信号不起作用。因此，锁存器也被称为透
明锁存器，指的是不锁存时输出对于输入是透明的。

latch的危害：关于 Latch 的问题是因为只有组合逻辑才会产生这种问题，产生 Latch是我们在同步电路中尽量避免的，但并不表示 Latch 没有用的或者说是错误的，Latch 在异步电路中是非常有用的，只是我们设计的是同步电路，要尽量避免。在同步电路中 Latch 会产生不好的效果，如对毛刺敏感；不能异步复位，上电后处于不定态；还会让静态时序分析变得十分复杂；在 FPGA 的资源中，大部分器件没有锁存器这个东西，所以需要用使用寄存器来组成锁存器所以会占用更多逻辑资源；在 ASIC 设计中，锁存器也会带来额外的延时和 DFT，并不利于提高系统的工作频率，所以要避免产生。在这里我们把会产生组合逻辑的几种情况列举出来，希望大家以后能够避免出现类似的问题。

如对原理理解不透彻可以先记住规范的写法，避免产生不可控的因素，从而综合出更好的电路。以下不规范的 3 种产生 Latch 的写
法一定要尽量避免。
1. 组合逻辑中 if 语句没有 else；
2. 组合逻辑中 case 的条件不能够完全列举时且不写 default；
3. 组合逻辑中输出变量赋值给自己。