Xilinx SRIO IP（Serial RapidIO）学习心得（一）:IP总体介绍

 1，IP介绍

    Xilinx SRIO IP 包括一个高度灵活和优化的 Serial RapidIO Gen2物理层和一个 Serial RapidIO Gen2逻辑（I/O）和传输层。此IP解决方案以网表形式提供，并提供支持的示例设计代码。SRIO Gen2端点支持1x、2x和4x的车道宽度。它提供了一个可配置的缓冲区设计，参考时钟模块，重置模块，和配置结构参考设计。SRIO Gen2端点使用AXI4-Stream接口进行高吞吐量数据传输，使用AXI4-Lite接口进行配置（维护）接口.

2，应用场景

     SRIO（Serial RapidIO）协议是一种用于高速串行通信的协议，可以连接 DSP、网络处理器、FPGA等芯片，以及它们之间的互连。其应用场景包括但不限于：

1. 数据中心：SRIO的高带宽（支持1.25 Gbps到25 Gbps的数据传输速率）和低延迟特性，使其成为数据中心内芯片之间通信的理想选择。
2. 通信设备：SRIO的可靠性高和低延迟特性，使其适用于在通信设备中的数据传输。
3. 无线基站：SRIO可以用在无线基站的信号处理和数据传输中。
4. 雷达和航空电子设备：对于这些需要高速、可靠和低延迟数据传输的设备来说，SRIO也是一个很好的选择。
5. 嵌入式系统：SRIO可以用于嵌入式系统中的高速串行通信，实现芯片之间的快速数据传输和控制信息传递。
6. 工业自动化：SRIO可以用于工业自动化设备中的数据传输和控制，支持高速度和可靠性的要求。
7. 汽车电子：SRIO可以用于汽车电子系统中的数据传输和通信，支持汽车控制系统的实时性和可靠性要求。
8. 医疗设备：SRIO的高速度和可靠性可以用于医疗设备中的数据传输和通信，例如医学影像设备的信号处理和数据传输。
9. 航空航天：SRIO可以用在航空航天领域中的高速串行通信，例如飞机的控制系统和卫星通信系统中的数据传输和通信。

此外，SRIO还适用于微处理器、DSP、通信和网络处理器、系统内存和外围设备之间的数据和控制信息传递。它支持复杂的可扩展拓扑，多点传输，并可选的1.25 Gbps、2.5 Gbps、3.125 Gbps和5Gbps四种速度能满足不同应用需求。

3，IP 特征

逻辑层

　1，并发启动器和目标操作。

　2，门铃和信息支持。

　3，用于维护事务处理的专用端口。

　4，使用标准AXI4-Litie和AXI4-Stream，通过简单的握手机制控制数据流。

　5，在所有传出的数据包上的可编程源ID可选。

　6，可选的大型系统支持16位设备id。

 Buffer

　1，可独立配置的TX和RX缓冲区深度为8、16或32个数据包。

　2，支持独立时钟。

　3，支持TX端流控设置。

物理层

　1，可配置的IDLE1/IDLE2序列支持。

　2，支持关键请求流。

　3，支持多播事件。

推荐使用的速度等级详情

 高速串行收发器支持情况

 4，IP 生成以及相关选项说明

打开vivado 生成 Serial RapidIO GEN2 IP 生成界面

Mode :Basic 和 Advane两种选项  对于Basic模式Vivado IDE提供了一个基本模式，只在一个页面上显示一组简化的公共选项。

Basic mode

 Link Width:  链路宽度表示每个方向上生成的串行通道数。串行RapidIO Gen2 IP 可以支持一       个、两个或四个通道。系统的带宽随通道数的增加而增加。

Transfer Frequency：传输频率表示每通道波特率。每个串行收发器以选定的行速率运行。系统的带宽随传输频率的增加而增加。

Reference Clock Frequency: 参考时钟频率是通过专用收发器参考时钟引针进入FPGA的时钟的速率。

   SRIO IP核的参考时钟频率可以通过计算来确定。根据Xilinx的相关文档，SRIO IP核的参考时钟     频率（RefClk）和数据传输速率（Rate）以及通道模式（Mode）之间有以下关系：

  RefClk = Rate * 2 / (Mode * 8)

  其中，Rate表示数据传输速率，Mode表示通道模式（1x、2x或4x），RefClk表示参考时钟频        率。根据这个公式，可以计算出不同速率和通道模式下，SRIO IP核所需的参考时钟频率。

  另外，SRIO IP核的参考时钟频率也取决于硬件设计中的具体情况。在生成内核时，需要选择参      考时钟频率，而这个频率的选择取决于架构和线路速率等因素。因此，在设计SRIO IP核时，需       要 根据实际情况来确定参考时钟频率。

Buffer Configuration: 发射和接收缓冲区的深度可以定制为8、16或32。这个数字表示缓冲区能够存储的数据包的数量。选择较小的缓冲区深度会保存资源（主要是阻塞ram和lut），而最大的缓冲区深度会产生最大的吞吐量。

Component Device ID: 组件设备ID确定基本设备ID CSR的重置值。

Device ID Width :  设备ID的位宽，应该和连接的设备一致。

Flow Control : 流控类型。

      1，Transmitter Controlled: 选择此选项会导致核心首先尝试使用发射机控制的流量控制，但如果链路伙伴不支持它，则切换到接收机控制。变送器控制的流量控制通过使用接收到的缓冲器状态和水印来最小化重试条件。接收器控制的流控制盲目地传输数据包并使用重试协议。

    2，  Receiver Controlled :  选择此选项，仅用于接收器控制的流量控制。在这种模式下，数据包被盲目传输，并使用重试协议来控制数据包流。

Additional transceiver control and status ports: 选中此框以启用额外的收发器控制和状态端口。这些端口对应于相应的设备GTX/GTP用户指南中同名的收发器端口。这些端口在调试收发器链接时很有用。

Shared Logic Tab

Include Shared Logic in Example Design: 选中该选项时，设计中包含MMCM、重置逻辑和GT公共块等共享逻辑 将被加入到 example design。

Include Shared Logic in Core :选中该选项时，设计中的MMCM、重置逻辑和GT公共块等共享逻辑，直接包含在 ip 核 中。