前言
在高速串行互连系统中,采用在互连通道中串联 AC 耦合电容,实现不同电平
信号互连时的隔直作用。
这个电容值的选取,我在技嘉的B75的SATA接口,看到了选取的是0.01uF。
PCIE的接口上,看到了0.22uF
这些值是怎么来的?
我在这篇文章和一些回答里找到了一些答案:
在高速串行系统中,若驱动器在某时段内发送连“1”码,接收器上电压会呈指数降低,如图 所示,时间越长,压降△V越大,此时若码型变为“0”,则接收器上电压迅速降低并反相,电压降低的起点低于理想位置,使边沿变化时刻比理想位置提前,即 AC 耦合带来了码型相关抖动 TJ。
作者还有一些相关的推导:
我直接说下结论,这里作者通过长连0/1,推导出了电容值与数据码型相关抖动大小的一个公式。
很长我也没有看完,不过结论:这个AC耦合电容的选取,是跟PCS层编码规则出现的长连0/长连1导致的直流压降有关。
这个“压降”又会导致data depend jitter,即码型相关的抖动。
当然我也看到了一些其他回答:
转自----沈土豪的书屋