【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】

已于 2024-04-06 11:07:26 修改
阅读量1k 收藏 8
点赞数 8
分类专栏： # 芯片设计 RTL 数字逻辑设计扫盲 文章标签： fpga开发 三输入数的大小比较
于 2024-02-08 15:12:46 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sinat_32960911/article/details/136077681
版权
本文介绍了如何在数字芯片设计中使用Verilog编写一个子模块，用于比较三个8bit无符号数的最小值。通过分析问题，作者指出需要三个子模块以确保正确的时间顺序比较。提供了子模块代码、测试台以及综合和仿真波形图示例。
摘要由CSDN通过智能技术生成


请阅读【芯片设计 RTL 数字逻辑设计扫盲 】

文章目录

三输入数的大小比较

在这里插入图片描述
在数字芯片设计中，通常把完成特定功能且相对独立的代码编写成子模块，在需要的时候再在主模块中例化使用，以提高代码的可复用性和设计的层次性，方便后续的修改。

请编写一个子模块，将输入两个8bit位宽的变量data_a,data_b，并输出data_a,data_b之中较小的数。并在主模块中例化，实现输出三个8bit输入信号的最小值的功能。

子模块的信号接口图如下：
在这里插入图片描述
使用Verilog HDL实现以上功能并编写testbench验证。

输入描述

了解本专栏 订阅专栏 解锁全文 超级会员免费看
主公讲 ARM
关注
  • 8
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
【芯片设计- RTL 数字逻辑设计入门 5 -- RTL 全加器实现及验证】
CodingCos的博客
10-09 886
逻辑综合(Synthesis)工具主要用于检查 RTL 代码是否可以综合成电路(与门、非门、或门、FF)，具体来说的化就是在 RTL Code freeze 之后将前端设计工程师写的RTL code，映射到特定工艺库上(TSMC/UMC/SMIC)，通过添加。逻辑综合完成后需要将 netlist + SDC 给到 backend，做物理版图(layout）clock transition 时钟从0->1 或者从 1->0 需要的时间；，那么就会执行 Makefile 文件中的 删除文件操作。
【芯片设计- RTL 数字逻辑设计入门 番外篇 9 -- SOC 中PL端与PS端详细介绍】
CodingCos的博客
02-08 2248
例如，Xilinx 公司生产的 Zynq-7000 SoC 系列包含了ARM处理器核心（PS，Processing System）和紧密集成的FPGA部分（PL，Programmable Logic）。这种SoC设计允许系统设计者利用PS部分进行通用计算任务，而PL部分则用于实现特定的、可定制的硬件逻辑。相比传统的SOC 芯片，Xilinx 公司ZYNQ 的最大优势在于，除了内嵌的硬核ARM 处理器自带的IO接口之外，能够利用FPGA 自由地构建符合应用需求的IO外设和基于verilog/HDL的算法。
集成电路 RTL 设计
stevenliyong 的专栏
07-18 1590
【数字IC】——逻辑综合（DC） 层次化RTL设计
一枚ICer
08-23 1165
本文介绍了层次化设计（Hierarchical）流程，补充了不同阈值电压之间的区别以及多阈值电压单元的使用，还补充了memory，macro，IP之间的关联。
【验证通识】芯片设计全流程
Arvin_ing的博客
10-30 4952
芯片设计全流程，这块内容可以不深入，但不能不知道
【芯片设计- RTL 数字逻辑设计入门 1.1 -- Verdi 使用入门介绍 1】
CodingCos的博客
04-06 933
Verdi是由Synopsys公司开发的一款业界领先的自动化电子设计自动化（EDA）工具，主要用于功能验证和调试。Verdi 提供了一个强大的、全面的解决方案，支持从RTL到门级的设计验证。它通过提供丰富的功能来帮助设计师和验证工程师提高他们的工作效率，包括源代码调试、事务级建模、波形查看以及对UPF（统一功耗格式）的支持。-elab参数用于指定包含编译和 elaboration（展开）产生的数据库的目录。这个数据库是仿真过程中产生的，包含了关于设计的结构信息，例如模块实例化、端口连接等。
【芯片设计- RTL 数字逻辑设计入门 9.3 -- 为什么 FPGA 的效率低于 ASIC？】
CodingCos的博客
08-18 167
FPGA是一种可重构逻辑器件，用于在硬件级别实现各种逻辑功能。可重构性：FPGA 能够在现场（即部署后）通过编程多次重新配置。这意味着设计人员可以根据需要多次修改其逻辑功能。灵活性：FPGA 提供了高度的设计灵活性，适用于原型设计和需要频繁更新的产品。快速开发周期：由于其可编程性，FPGA 设计的开发周期通常比 ASIC 短，适合快速迭代和测试。应用广泛：广泛应用于通信、军事、工业控制、消费电子等领域，尤其适合需要高性能并行处理的任务。FPGA。
FPGA设计之跨时钟域（CDC）设计篇（2）----如何科学地设计复位信号？
孤独的单刀
07-10 1万+
如何科学地设计复位信号？
【数字IC验证快速入门】6、Questasim 快速上手使用（以全加器设计与验证为例）
悟已往之不谏 知来者之可追
06-24 3806
导读：作者有幸在中国电子信息领域的排头兵院校“电子科技大学”攻读研究生期间，接触到前沿的数字IC验证知识，旁听到诸如华为海思、清华紫光、联发科技等业界顶尖集成电路相关企业面授课程，对数字IC验证有了一些知识积累和学习心得。为帮助想入门前端IC验证的朋友，思忱一二后，特开此专栏，以期花最短的时间，走最少的弯路，学最多的IC验证技术知识。 文章目录前言一、QuestaSim 10.6a 安装二、QuestaSim 使用2.1、QuestaSim 启动参考 前言 QuestaSim 是 Mentor 公司升级.
IC设计通过system c 建模和 rtl级的有什么区别
坚持
05-22 7389
对于IC项目的设计、验证各个阶段，都是在玩弄model，只不过是大家的观看视角不同而已。有些人喜欢华丽外表的model，有些人关注身披薄纱的、或一丝不挂的。SystemC是一种建模语言，可以对软硬件系统进行建模。描述抽象层次可以分为算法级（ALM）、系统结构级（SAM）、事务级（TLM）和RTL；标准的C/C++可以对系统的算法进行描述，但是无法模拟硬件的并发性行为，即无法评估硬件系统架构。Sys...
FPGA入门笔记一 RTL级设计与芯片的关联
热门推荐
yangshoub的博客
06-29 1万+
第一次写博客，同时也表示学习FPGA的决心。 学习的初步目标是能够驾驭XILINX XC7K325T，写点简单的程序，或者用起来别人的复杂代码。预期一个月。 从简单入手可能更容易理解，使用黑金开发板AX309，型号SPARTAN-6 XC6SLX9。 跑了几个程序之后，发现别人的程序越来越不好理解，在没有备注的情况下更难，于是想搞清楚写程序的逻辑是什么。看了很多关于说编写verilo
AD7606芯片驱动-FPGA实现
weixin_51418325的博客
08-22 1271
CONGVST为高电平期间触发芯片同步采集，此时BUSY会至高表示正在转换中，当BUSY拉低代表转换完成，输出SCLK时钟信号并开始同步采样。AD7606是一款16位ADC芯片，可实现8通道并行采集，每通道最大速度可达1M，可实现多种模式数据采集。5、该芯片支持CRC模式，本次设计默认不启动CRC模式，所以后面8bitCRC在普通模式下不存在。4、如果是写操作，后面8bit为寄存器值，如果是读操作则通过DoutA接口读取返回的寄存器数据。2、第二位代表寄存器读写位，0代表写寄存器，1代表读寄存器；
Xilinx FPGA在线升级——升级思路
柳柳的博客
08-30 507
本文简述在线升级的思路
基于FPGA的OV5640摄像头图像采集
qq_69315815的博客
08-30 1705
OV5640的寄存器较多，对于其它寄存器的描述可以参OV5640的数据手册。但是，OV5640的数据手册并没有提供全部的寄存器描述， 而大多数必要的寄存器配置在OV5640的软件应用手册（《OV5640 Camera Module Software Application Notes》）中可以找到，其中还有相关初始化例程。这里我们只介绍几个关键的寄存器配置。输出模式设置如下图所示，可以通过配置0x4300这个寄存器控制输出的像素模式包括REG565YUV422等常用模式。设置输出模式为。
[米联客-XILINX-H3_CZ08_7100] FPGA程序设计基础实验连载-24 TPG图像测试数据发生器设计
最新发布
米联客(milianke)
09-02 185
​​​​TPG(video_test_pattern generator)视频测试模式发生器用于产生测试数据，对视频数据通路测试。
FPGA速度优化
Qqyangleiyu的博客
08-26 978
速度优化，主要就是设计时序进行优化吞吐量：每个时钟周期能处理的数据量，多少bit,b/s。为了提高吞吐量，大量的并行的设计被使用，再对数据处理完成之后对外传输，一般使用告诉串行I/O口，使得提高速率的前提又增加了稳定性设计延时：输入数据和数据被处理后输出的时间间隔。对于吞吐量来说，只关心流水线末端下线产品的数量，很少关系数据被处理的传输延迟。即尽量采用并行操作，减少流水操作。设计时序:指设计时钟速度，两个时序单元之间的最大延迟，决定了时钟频率（速度），可以得到一个最大时钟频率。
Verilog刷题笔记62
shikuanlong的博客
08-28 407
完整的计数器
【DSP+FPGA】基于Virtex-7 FPGA + C6678 DSP的高性能实时信号处理平台
YEYUANGEN的专栏
08-29 726
基于Virtex-7 FPGA的高性能实时信号处理平台，该平台采用1片TI的KeyStone系列多核DSP TMS320C6678作为主处理单元，采用1片Xilinx的Virtex-7系列FPGA XC7VX690T作为协处理单元，具有2个FMC子卡接口，各个处理节点之间通过高速串行总线进行互联。该板卡支持4路SFP+万兆光纤接口，支持2路RJ45千兆以太网口，适用于高速实时信号处理。
Verilog HDL入门教程：数字VLSI设计基础
在数字电子设计领域，后端设计是芯片设计过程中的关键环节，它涉及到逻辑综合、布局布线等复杂步骤，以将高级设计转化为可制造的物理芯片。对于初学者来说，理解并掌握后端设计的基本概念和工具至关重要。Verilog ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

主公讲 ARM

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值