FPGA网表edf导出及仿真

最新推荐文章于 2024-08-21 11:07:44 发布

时光-易逝

最新推荐文章于 2024-08-21 11:07:44 发布

阅读量5.5k

点赞数 3

分类专栏： FPGA Vivado 文章标签： netlist edf

本文链接：https://blog.csdn.net/u011329967/article/details/107756681

版权

FPGA 同时被 2 个专栏收录

143 篇文章 29 订阅

订阅专栏

Vivado

74 篇文章 26 订阅

订阅专栏

https://zhuanlan.zhihu.com/p/137433454

Options中将-flatten_hierarchy设为full，意思是模块综合后的层次结构全部为平级，只剩下顶层，这样产生的网表文件就不易被查看到层级关系了，可详见UG901的第11页

More Options选项设置为-mode out_of_context，原因是因为Vivado在综合的时候会自动将顶层的IO口自动插入buffer，而现在需要生成网表的模块往往不是顶层，生成的文件是需要被其他模块例化的，所以不能含有IO buffer，设为-mode out_of_context即表示不插入IO buffers，注意mode前面有个"-"，具体可详见UG901的第26页

//vivado 2017.4及以前
write_verilog -mode port <design_name>.v

//vivado 2018.1及以后
write_verilog -mode synth_stub <design_name>.v

//例如本次，文件名前面不加地址则默认保存在C:/Users/<user>/AppData/Roaming/Xilinx/Vivado/下
write_verilog -mode synth_stub D:/fsm_test_top.v

//模块不包含Xilinx的IP
write_edif <design_name>.edf

//模块包含Xilinx的IP
write_edif -security_mode all <design_name>.edf

//本次模块中没有使用Xilinx的IP
write_edif D:/fsm_test_top.edf

//--------------------------------------------------------------

https://forums.xilinx.com/t5/Vivado/vivado%E7%94%9F%E6%88%90%E7%BD%91%E8%A1%A8-edf-%E6%96%87%E4%BB%B6-%E6%96%B0%E5%B7%A5%E7%A8%8B%E4%B8%AD%E4%B8%8D%E8%83%BD%E8%BF%9B%E8%A1%8C%E4%BB%BF%E7%9C%9F/m-p/1134183