ZYNQ 无DMA的四路HP总线速度测试

一，AXI HP总线描述

经常需要将PS端处理结果实时送到PL端处理，或者将PL端的大量数据实时送到PS端处理，常规我们会想到使用DMA的方式来进行，但是各种协议非常麻烦，灵活性也比较差。ZYNQ一共有4路HP 口，HP口是AXI Slave 设备，我们可以通过这4路HP接口实现高带宽的数据交互在vivado的界面中 HP的配置如下图(HP0~HP3)，这里面有使能控制，数据位宽选择，可选择32bit或64bit的位宽。

AXI4 所采用的是一种 READY，VALID 握手通信机制，即主从模块进行数据通信前，先根据操作对各所用到的数据、地址通道进行握手。主要操作包括传输发送者 A 等到传输接受者B的 READY 信号后，A 将数据与 VALID 信号同时发送给 B，这是一种典型的握手机制。

AXI 总线分为五个通道：
读地址通道，包含 ARVALID, ARADDR, ARREADY 信号；
写地址通道，包含 AWVALID，AWADDR, AWREADY 信号；
读数据通道，包含 RVALID, RDATA, RREADY, RRESP 信号；
写数据通道，包含 WVALID, WDATA，WSTRB, WREAD