二十四、Mutilsim 设计一个串行数据检测电路. 当连续出现4个和4个以上的1时, 检测输出信号为1, 其余情况下的输出信号为0

该博客介绍了如何设计一个串行数据检测电路,当连续出现4个或以上1时,检测输出为1,否则为0。通过分析,状态转换图,真值表和时序图,详细展示了电路的工作原理和实现过程。
摘要由CSDN通过智能技术生成

目录

题目:

分析:

状态转换图

真值表

时序图

懒人专属


题目:

设计一个串行数据检测电路. 当连续出现4个和4个以上的1时, 检测输出信号为1, 其余情况下的输出信号为0

分析:

根据题目可知,该时序存在5个状态,分别为S1、S2、S3、S4、S5。

假设S1为000

       S2为001

       S3为010

       S4为011

       S5为100

设输入信号为M

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

㉨㉨

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值