设计一个串行数据检测电路. 当连续出现4个和4个以上的1时, 检测输出信号为1, 其余情况下的输出信号为0(设计1111序列检测电路)

最新推荐文章于 2022-12-15 19:38:07 发布
最新推荐文章于 2022-12-15 19:38:07 发布
阅读量1.9w 收藏 79
点赞数 15
分类专栏： 数字电路 文章标签： 74160应用 74151/74153应用
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42048463/article/details/103311928
版权

 题目: 设计一个串行数据检测电路. 当连续出现4个和4个以上的1时, 检测输出信号为1, 其余情况下的输出信号为0.

分析: 

        从题目的表述中, 我们获取到信息, 连续出现4个或4个以上的1时, 输出信号为1, 否则为0: 实际上是让我们设计一个1111序列检测电路. 对于问题的转换十分重要, 若此处不能将问题转换为设计1111序列检测电路, 那电路的设计难度将会很大.

        既然已经将问题转化为1111序列检测电路的设计, 那我们进入到设计序列检测电路的设计模板中来:

①确定状态个数: 

        1111序列检测电路至少需要5个状态, 我们先将这5个状态设为S0、S1、S2、S3、S4.

②根据1111序列检测的特性, 绘制原始状态图(此处读者不要过多思虑, 只需要按照感觉设计即可).

③将原始状态图转换为原始状态表.

④从原始状态表中寻找等价状态, 并化简原始状态表.

        从原始状态表中, 我们可以看出, S3、S4为等价状态, 则将S4行删除, 并将剩下部分出现S4的地方用S3代替.

⑤根据化简后的状态表, 绘制状态图:

最低0.47元/天 解锁文章
二十四、Mutilsim 设计一个串行数据检测电路. 当连续出现4个和4个以上的1时, 检测输出信号为1, 其余情况下的输出信号为0
0
03-10 1298
题目：设计一个串行数据检测电路. 当连续出现4个和4个以上的1时, 检测输出信号为1, 其余情况下的输出信号为0 分析： 根据题目可知，该时序存在5个状态，分别为S1、S2、S3、S4、S5。 假设S1为000 S2为001 S3为010 S4为011 S5为100 设输入信号为M 设输出信号为Y 则可将题目转换为状态图 将数据带入可得 则可将状态图转化成下表 根据次态表写出逻辑表达式 ...............
试用D触发器和必要的门电路设计一个串行数据检测电路. 当输入端X连续输入4个1时检测输出信号Y=1, 其余情况下的输出信号Y=0.
weixin_42048463的博客
12-25 8481
根据题目的描述, 可以将问题转换为"用D触发器和必要的门电路设计一个1111序列检测电路". 根据1111序列检测电路的特征(1111序列检测电路至少需要5个状态), 绘制原始状态表. 原始状态表 S S*/Y X=0 X=1 S0 S0/0 S1/0 S1 S0/0 S2/0 S2 S...
Mutilsim 设计一个串行数据检测电路. 当连续出现4个和4个以上的1时, 检测输出信号为1, 其余情况下的输出信号为0
03-10
用场效应管搭建串行数据检测电路 Mutilsim 设计一个串行数据检测电路. 当连续出现4个和4个以上的1时, 检测输出信号为1, 其余情况下的输出信号为0
设计一个串行数据检测器。要求是：连续4 个或4 个以上为1 时输出为1，其他输入情况下为0
热门推荐
Javonn的博客
10-16 1万+
状态转换图如下： //******************************seqdet.v************************************** module seqdet(x,z,clk,rst,state); input x,clk,rst; output z; output[2:0] state; reg[2:0] state; wire z; para...
用verilog实现检测1的个数_verilog设计一个串行数据检测器
weixin_29962473的博客
12-30 2770
题目：设计一个串行数据检测器。要求是：连续4个或4个以上为1时输出为1，其他输入情况下为0。代码如下：module four_one( x, z, clk, rst, state);input x, clk, rst;output z;output[2:0] state;reg[2:0] state;wire z;parameterIDLE = 'd0,A = 'd1,B = 'd2,C = 'd...
序列检测器
prince1991的专栏
12-14 2736
用状态机设计一个二进制序列检测器，其功能是检测一个4位二进制序列“1111”，及输入序列中如果有四个或四个以上连续的“1”出现，输出为1，其他情况下，输出为0。其输入、输出如下所示： 输入x：000 101 010 110 111 101 111 110 101 输出z：000 000 000 000 000 100 001 110 000 用verilog语言实现如下：（说明：共设五个状态
串行数据检测电路Verilog HDL语言描述，（阎石课后题6.35）
weixin_44345712的博客
09-19 595
`timescale 1 ns/1 ps module Exercises6_35(CLK,RESET,M1,M2,Y,state); input CLK; input RESET; input M1,M2; output [1:0]state; output Y; //Frequency divide reg[22:0]cnt1; reg CLK_c; always@(posedge CLK or negedge RESET) if(!RESET) begin cnt1<=1’b0; CLK_c&l
PAT乙级 | 1006 换个格式输出整数 (15分)
qq_44888152的博客
09-12 759
让我们用字母 B 来表示“百”、字母 S 表示“十”，用 12…n 来表示不为零的个位数字 n（<10），换个格式来输出任一个不超过 3 位的正整数。例如 234 应该被输出为 BBSSS1234，因为它有 2 个“百”、3 个“十”、以及个位的 4。 输入格式： 每个测试输入包含 1 个测试用例，给出正整数 n（<1000）。 输出格式： 每个测试用例的输出占一行，用规定的格式输出 n。 输入样例 1： 234 输出样例 1： BBSSS1234 输入样例 2： 23 输出样例 2： SS.
简单的状态机设计——序列检测器
weixin_57520386的博客
12-15 5552
对串行输入的数据进行检测，检测“10010”。设X为数字码流输入，Z为检出标记输出，高电平表示“发现指定序列”，低电平表示“没有发现指定序列”。考虑码流为“1100100100001001001…对串行数据进行检测，检测到连续4个1 、5个1、6个1Z输出为高电平，连续7个或者7个以以上报错，即ERRO输出高电平。序列检测器是时序数字电路中非常常见的设计之一。它的逻辑功能是将一个指定的序列从数字码流中识别出来。
使用Vivado2017.4设计一个串行数据检测电路，当连续出现4个及4个以上1时，检测输出信号为1.其余情况下的输出信号为0仿真程序
最新发布
06-08
以下是使用Verilog HDL在Vivado 2017.4中设计串行数据检测...在仿真结果中，可以看到检测输出信号在输入连续出现4个及4个以上1时变为1，其余情况下为0。 希望这个例子能够帮助你理解串行数据检测电路的设计和实现。
10位序列检测器
12-19
本系统采用实验箱的48MHz时钟作为输入时钟，将其分频得到计数器计数频率和序列检测器检测序列频率，分析题目要求显示“RIGHT”或者“ERROR”，需要五个数码管，所以设计5进制计数器之后再加一个选通器直接连实验箱上数码管的位选；KEY3为待检测序列输入端，KEY4为清零端，序列检测结果有两个，检测正确为‘1111’，检测错误为‘0000’，送到译码端可译出“RIGHT”或“ERROR”相应的段选码。
数字逻辑课程设计—“111”序列检测器
06-28
课程设计任务书 学生姓名 胡俊 学生专业班级 计 算 机0801 指导教师 王莹 学 院 名 称 计算机科学与技术学院 一、题目：“1 1 1”序列检测器。 原始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计“1 1 1”序列检测器。 二、要求完成设计的主要任务如下： 1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。 2．使用同步时序逻辑电路的设计方法，设计“1 1 1”序列检测器。写出设计中的5个过程。画出课程设计图。 3．根据74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的“1 1 1”序列检测器电路图中标上引脚号。 4．在试验设备上，使用74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试“1 1 1”序列检测器电路。 三、实验设计过程： 第1步，画出原始状态图和状态表。 根据任务书要求，设计的序列检测器有一个外部输入x和一个外部输出Z。输入和输出的逻辑关系为：当外部输入x第一个为“1”，外部输出Z为“0”；当外部输入x第二个为“1”，外部输出Z为“0”；当外部输入x第三个为“1”，外部输出Z才为“1”。假定有一个外部输入x序列以及外部输出Z为: 输入x： 0 1 0 1 1 1 0 1 1 1 1 0 1 输出Z： 0 0 0 0 0 1 0 0 0 1 1 0 0 要判别序列检测器是否连续接收了“111”，电路必须用不同的状态记载外部输入x的值。假设电路的初始状态为A，x输入第一个“1”，检测器状态由A装换到B，用状态B记载检测器接受了111序列的第一个“1”，这时外部输出Z=0；x输入第二个“1”，检测器状态由B装换到C，用状态C记载检测器接受了111序列的第二个“1”，外部输出Z=0；x输入第三个“1”，检测器状态由C装换到D，外部输出Z=1。然后再根据外部输入及其他情况时的状态转移，写出相应的输出。以上分析了序列检测器工作，由此可画出图7-1所示的原始状态图。根据原始状态图可列出原始状态表，如表7-2所示。
同步110序列检测电路.ms7
11-12
本电路为110序列检测电路: 电路能精准地辨别出数据序列中的110序列. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的数据序列检测电路打下基础.
数字逻辑课程设计——111序列检测器
01-26
一、实验目的： 1、深入了解与掌握同步时序逻辑电路的设计过程； 2、了解74LS74、74LS08、74LS32及74LS04芯片的功能； 3、能够根据电路图连接好实物图，并实现其功能。学会设计过程中的检验与完善。 二、实验内容描述： 题目：“1 1 1”序列检测器。 原始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计“1 1 1”序列检测器。 集成电路引脚图： D触发器( 74 LS 74 ) “与”门 ( 74 LS 08 ) “或........ 三、实验设计过程： 第1步，画出原始状态图和状态表。 根据任务书要求，设计的序列检测器有一个外部输入x和一个外部输出Z。输入和输出的逻辑关系为：当外部输入x第一个为“1”，外部输出Z为“0”；当外部输入x第二个为“1”，外部输出Z为“0”；当外部输入x第三个为“1”，外部输出Z才为“1”。假定有一个外部输入x序列以及外部输出Z为: 输入x： 0 1 0 1 1 1 0 1 1 1 1 0 1 输出Z： 0 0 0 0 0 1 0 0 0 1 1 0 0 要判别序列检测器是否连续接收了“111”，电路必须用不同的状态记载外部输入x的值。假设电路的初始状态为A，x输入第一个“1”，检测器状态由A装换到B，用状态B记载检测器接受了111序列的第一个“1”，这时外部输出Z=0；x输入第二个“1”，检测器状态由B装换到C，用状态C记载检测器接受了111序列的第二个“1”，外部输出Z=0；x输入第三个“1”，检测器状态由C装换到D，外部输出Z=1。然后再根据外部输入及其他情况时的状态转移，写出相应的输出。以上分析了序列检测器工作，由此可画出图7-1所示的原始状态图。根据原始状态图可列出原始状态表，如表7-2所示。 现态 次态/输出 x = 0 x = 1 A A / 0 B / 0 B A / 0 C / 0 C A / 0 D / 1 D A / 0 D / 1 （表 7-2 原始状态表） （图
经典同步时序逻辑电路分析汇总(第五道)(同步1111序列检测电路)
weixin_42048463的博客
12-05 4561
题:分析该时序逻辑电路 的功能, 写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图和时序图. 分析: 第一步, 根据电路逻辑图写出驱动方程和输出方程. 第二步, 根据驱动方程写出状态方程. Q1*=D1=AQ2'. Q2*=D2=(Q1+Q2)A. 第三步, 根据状态方程绘制状态表. 第四步, ...
《数字电子技术基础》6.4 时序逻辑电路——设计方法（FSM）有限状态机
ARM_qiao的博客
05-15 6728
时序逻辑电路设计——有限状态机（FSM）
quartus仿真21：JK触发器和D触发器实现110序列探测器
Never Give Up
10-15 1万+
列出状态转移图，根据语言描述定义四个状态， 啥也没收到 收到1 收到11 收到110 根据产生相同的输出，并转移到相同的状态的等效原则，状态化简为3个状态（进行状态化简可以减少D触发器的个数） 状态编码，画卡诺图，写出驱动方程 用quartus进行仿真，输入序列0011_1001_0101_1011_0000 JK触发器需要配方程，仿真波形和上图一致 检查是否具备自启动能力，有一个无效状态11，代入方程得出能自启动的结论 ...
显示状态机之序列检测器
weixin_42640948的博客
04-07 3802
1.1 简介 为了比较Mealy 状态机和Moore状态机的异同和许多书写上的注意事项，参考相关书籍，设计了一个111序列检测器，并用verilog代码实现。本文将介绍设计思路、一些小细节。并且比较了NRZ码和RZ（曼彻斯特编码）码的在Mealy 状态机和Moore状态机中的检测结果，发现Mealy 状态机在检测RZ码时候时会产生一定的毛刺。 1.2 原理介绍 用状态机书写序列检测器，可分为Mealy 状态机和Moore状态机，Mealy 状态机的输出取决于当前状态和和输入，但是Moore状态机的输出只取决
设计一个串行数据检测电路，当连续出现4个及4个以上1时，检测输出信号为1，其余情况下的输出信号为0。
06-07
好的，这是一个经典的串行数据检测电路。我们可以采用有限状态机的思想来设计它。 首先，需要定义一些状态。我们可以把当前数据位之前的4位作为一个状态，一共有16种可能的状态。为了简化设计，我们可以把所有状态编号为0到15。在每个时钟周期，当前状态会根据输入数据位更新。如果当前状态是15，表示前4位都是1，那么检测输出信号为1；否则输出信号为0。 下面是一个基于Verilog的实现代码： ``` module SerialDetector( input clk, input reset, input data, output reg detection_output ); parameter STATE_IDLE = 4'd0; parameter STATE_1 = 4'd1; parameter STATE_2 = 4'd2; parameter STATE_3 = 4'd3; parameter STATE_DETECTION = 4'd15; reg [3:0] state; always @(posedge clk) begin if (reset) begin state <= STATE_IDLE; detection_output <= 0; end else begin case (state) STATE_IDLE: begin if (data == 1) begin state <= STATE_1; end else begin state <= STATE_IDLE; end end STATE_1: begin if (data == 1) begin state <= STATE_2; end else begin state <= STATE_IDLE; end end STATE_2: begin if (data == 1) begin state <= STATE_3; end else begin state <= STATE_IDLE; end end STATE_3: begin if (data == 1) begin state <= STATE_DETECTION; detection_output <= 1; end else begin state <= STATE_IDLE; end end STATE_DETECTION: begin if (data == 0) begin state <= STATE_IDLE; detection_output <= 0; end else begin state <= STATE_DETECTION; end end endcase end end endmodule ``` 在这个代码中，我们使用了一个状态寄存器 `state` 来记录当前状态。在每个时钟上升沿时，根据当前状态和输入数据位更新状态，并根据状态更新检测输出信号。当输入 `reset` 信号为1时，状态寄存器被重置为初始状态，并且检测输出信号为0。 上述代码只是一个基本的实现，可能还需要进行一些修改和优化，例如添加同步复位、添加输入数据的缓冲等等。但是这个基本思路是正确的。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

好梦成真Kevin

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值