[DRC REQP-1578] Unsupported MMCM2_ADV connectivity .The signal design-1/// with COMPENSATION mode ZHOLD must be driven by a clock capable IO.
错误原因:主要是说明MMCM2_ADV原语也就是clk_wiz IP核的IO接口必须有时钟功能的IO进行驱动。问题原因是clk_wiz中没有使用外部产生时钟,而是采用FPGA内部生成的时钟进行驱动。
解决方案:将clk_wiz中input端口的source改为no buffer