用Cadence Virtuoso IC617和工艺参数设计有源负载差动对（五管OTA）运放

最新推荐文章于 2025-03-13 16:42:40 发布

菜鸡渣渣一个

最新推荐文章于 2025-03-13 16:42:40 发布

阅读量4w

点赞数 114

分类专栏： Cadence Virtuoso IC有关文章标签：芯片模拟

本文链接：https://blog.csdn.net/weixin_44115643/article/details/119300771

版权

Cadence Virtuoso IC有关专栏收录该内容

15 篇文章

订阅专栏

前言

本文为我自己的学习笔记，属于Cadence Virtuoso系列的进阶部分，采用的软件版本是Cadence Virtuoso IC617。其他文章请点击上方，看我制作的Cadence Virtuoso专栏内容。

本文主要记录了如何用Cadence Virtuoso IC617和工艺参数设计有源负载差动对（俗称五管OTA）。这将帮助学习者理解工艺参数在运放设计中的作用，以及为后续引入 gm/Id 设计方法做好铺垫。

原理

电路拓扑

五管OTA的主拓扑由五只晶体管组成。注意，这里不考虑深n阱工艺等特殊工艺，所以，所有的N-MOS的B端接到GND，所有的P-MOS的B端接到VDD。

两只输入管 M1 和 M2 为N-MOS，互相对称，构成差分输入结构，其跨导gm和增益相关。

M3 和 M4 两只P-MOS构成有源电流镜，互相对称，其中 M4 的 D 端接输出，而 M3 的 D 端和 G 端相连，这就构成了单端输出结构。

最后的 M5 决定了尾电流，其需要另外接一个电流基准。

在输出端还需要接上 pF 级别的负载电容。
在这里插入图片描述

参数指标

以一个例题举例，题目要求如下：
在这里插入图片描述

计算公式

转换速率SR

$SR={I_5 \over C_L}\quad (I_5=I_{SS})$

功耗P

$P=V_{DD}*I_5$

输出电阻Rout

$R_{out}={2 \over (\lambda _n +\lambda _p)I_5 }$

截至频率f-3dB

$f_{-3dB}={1 \over 2\pi R_{out} C_L}$

增益Av

$Av=g_{m1,2}R_{out}$

共模输入上限V-ICMR-MAX

$V_{ICMR-MAX}=V_{DD}-V_{SG3,4}+V_{TN} \\\quad\\$

共模输入下限V-ICMR-MIN

$V_{ICMR-MIN}=V_{D5,sat}+V_{GS1,2}$

计算步骤

工艺参数

在之前的文章中，已经把工艺参数仿真出来了，可以点击以下链接查看仿真方法。

用Cadence Virtuoso IC617仿真工艺库参数

仿真出来的参数如下。
在这里插入图片描述

其中Kx代表衬底的参数。

$\quad\quad K_x=\mu_xC_{ox}$

确定Iss取值

首先确定尾电流 ISS 的取值，即 I5 ，才能确定各个晶体管的尺寸。

转换速率的约束

$SR={I_5 \over C_L} \geqslant 20V/\mu s \\\dArr\\ I_5\geqslant 40\mu A$

截止频率的约束

$f_{-3dB}={1 \over 2\pi R_{out} C_L} ={(\lambda _n +\lambda _p)I_5 \over 4\pi C_L} \geqslant 10^6 \\\dArr\\ I_5\geqslant 113\mu A$

功耗的约束

$P=V_{DD}*I_5 \leqslant 0.5mW \\\dArr\\ I_5 \leqslant 200\mu A$

最终取值

综合以上计算，得出 I5 的取值范围如下。

$113\mu A \leqslant I_5 \leqslant 200\mu A$
由于左边范围由转换速率和截止频率约束，右边范围由功耗约束，为了更好接近指标，取值可以稍微靠右，选取以下数值。

$I_5 = 180\enspace \mu A$

确定M1和M2尺寸

以下关系式成立，可以代入Av的计算公式中。

$g_{m1,2}=\sqrt{ 2K_n \Big ({W \over L} \Big)_{n1,2} I_{1,2}} \quad\quad I_{1,2}={1 \over 2}I_5$
可以得到以下结果。

$\Big ({W \over L} \Big)_{n1,2}= {A_v^2 {(\lambda _n +\lambda _p)}^2 I_5 \over 4 K_n }\approx25.25$

确定M3和M4尺寸

以下关系式成立。

$V_{SG3,4}=\sqrt{ {2I_{3,4} \over K_p( {W\over L} )_{p3,4}} }+\lvert V_{TP} \rvert \quad\quad I_{3,4}={1 \over 2}I_5$
同时对公式移项。

$V_{ICMR-MAX}=V_{DD}-V_{SG3,4}+V_{TN} \\\dArr\\ V_{SG3,4}=V_{DD}+V_{TN}-V_{ICMR-MAX}=1.16\enspace V$
最后得出。

$\Big ({W \over L} \Big)_{p3,4} \approx3.5$

确定M5尺寸

以下关系式成立。

$V_{GS1,2}=\sqrt{ {2I_{1,2} \over K_n( {W\over L} )_{n1,2}} }+V_{TN} \quad\quad I_{3,4}={1 \over 2}I_5 \\\quad\\ V_{OV5}=V_{GS5}-V_{TN}= \sqrt{ {2I_5 \over K_n( {W\over L} )_{n5}} }$
代入进以下公式。

$V_{ICMR-MIN}=V_{OV5}+V_{GS1,2}=0.8\enspace V$
最后得出。

$\Big ({W \over L} \Big)_{n5} \approx25.7$
同时得出 VGS5 ，也就是尾电流晶体管的直流偏置电压。

$V_{GS5}=V_b=0.575\enspace V$

结果仿真

参数汇总

根据以上结果，汇总成下表。

	1,2	3,4	5
W/L	25.25	3.5	25.7

选取最小栅长180nm的两倍作为晶体管栅长，定以下尺寸。晶体管栅长的最小步进是10nm，也就是说，只能是180nm，190nm这样取值，而不能取185nm，会导致W/L的实际取值和计算稍微有点偏差。

	1,2	3,4	5
W	9.1u	1.26u	9.3u
L	360n	360n	360n
W/L	25.28	3.5	25.8

绘制器件

在Cadence Virtuoso IC617里绘制器件内部的原理图。同时，设置Pin脚，即将其作为一个完整的模块进行仿真。电源接口设置为“inputOutput”双向接口，其他的就设置为“input”或“output”。注意，pin的名字不要和其他的网络标号同名，在部分工艺库中是不区分大小写的，所以字母一样但大小写不一样也不行，保存的时候会报Error。
在这里插入图片描述