PCIe进阶之Encoding for 8.0 GT/s

1 文章概述

该篇文章主要是围绕Gen3的128/130b编码做一个详细的解析和介绍。

1.1 Lane-Level Encoding

Sync Header Data Block Example如下所示：

如上图所示，对于一个Block来说，它包含一个两个bits的Sync Header和16个Symbol，如果Sync Header=b10，代表这是一个Data Block，如果Sync Header=b01，则代表这是一个Ordered Set。

1.2 Block Alignment

和Gen1和Gen2的实现方式类似，Gen3也需要先实现Bit Lock，然后再尝试去做Block Alignment Lock，在这个过程当中需要Rx根据Sync Header找到Block的边界，对于Tx，Tx需要通过发送如下的EIEOS去建立Block的边界来实现Block Alignment Lock。因此EIEOS在原来Gen1/2的用于退出Electrical Idle的基础之上，Gen3中还用EIEOS去实现Block Alignment Lock。

Gen3 Mode EIEOS Symbol Pattern如下图所示：