深入理解CDC（四）难点理解

最近研究spyglass的CDC手册，记录一些难以理解的rule。

一.Clock_Reset_check03

这个是关于时钟和复位检查的一条rule，

Reports potential race condition between flip-flop clock and reset pins

当clk和复位/置位信号用同一个en进行gate时，会有潜在的竞争。

可以这么理解，当en为0时，D端输入为0，Q端输出为1。在en拉后的，clk为上升沿时，q输出为0，在很短时间后set端为1，q输出为1，因此会输出一个很短时间的0，所以形成毛刺。

因此不能使用en信号同时对clk和reset进行门控。

二.Ar_syncrst_setupcheck01

Reports constant values on functional flip-flops in the synchronous reset deassert mode

此rule用于检测rst释放后，q端输出是否为常值。

sg会根据enable时高有效还是低有效，来进行告警。

Case 1

set_case_analysis -name enable -value 1

如果enbale高有效，当rst释