VIVADO报错：bus interface property does not match

最新推荐文章于 2023-12-11 20:18:58 发布
最新推荐文章于 2023-12-11 20:18:58 发布
阅读量3.5k 收藏 4
点赞数 1
文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_50988214/article/details/118490543
版权

在vivado的block design中连接完路线后，进行valid验证后报错：

错误显示：总线接口属性TDATA_NUM_BYTES在两个端口之间，不匹配。

观察了这两个模块，发现确实存在这个问题。

video in to axi4-stream的video out是64位，而图像处理核接收端的TDATA是32位，不匹配

解决办法：

把INPUT_STREAM_TDATA的数据位宽改为64位，验证就通过了~

这里涉及一个问题。由于我的INPUT和OUTPUT_STREAM的位宽是相同的，但是改为64位后，OUTPUT_STREAM的位宽也变为64位，连接的AXI  VDMA上的S_AXI_S2MM的tdata为32位，这里居然没有报错，很奇怪，这个问题先放在这里~之后补上

不缺席的阳光
关注
  • 1
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
【vivado使用】第4篇：BD文件validata design时候报错：Bus Interface property FREQ_HZ does not match
黑猫奥利奥的博客
08-03 6806
进行BD文件validata design时候，报错： [BD 41-237] Bus Interface property FREQ_HZ does not match between /DMA_AXIS_MM2S(100000000) and /axi_dma_0/M_AXIS_MM2S(200000000) 如图所示，自己定义了一个扩展接口DMA_AXIS_MM2S，该扩展接口默认的频率是100M，但是从PS端的FCLK_CLK0出来的时钟是200M的，所以两个频率不匹配导致的。 解决： 右键扩展接
【FPGA】 [BD 41-237] Bus Interface property FREQ_HZ does not match between xxxx and xxxx
最新发布
壁立千仞，无欲则刚
06-17 183
（2）在properties下找到FREQ_HZ属性。（3）修改为一致的频点。
BD文件validata design时候报错：Bus Interface property FREQ_HZ does not match
qq_38843940的博客
07-01 491
BD报错：Bus Interface FREQ_HZ does not match
bus interface property ID_WIDTH does not match between /mig_7series_0/S_AXI and axi_interconnect_7
axiba233的博客
01-19 1908
[BD 41-237] Bus Interface property ID_WIDTH does not match vivado 2015.2 中， AXI interconnect M_AXI 和mig_7series S_AXI 的 ID_WIDTH 不匹配。 解决办法：将AXI interconnect 中的optimization Strategy设置为Minimize Area。
Bus Interface property FREQ_HZ does not match 问题解决方法
qq_38239093的博客
01-01 6013
解决自己写的核IP默认频率为100Mhz问题的方法。[BD 41-237] Bus Interface property FREQ_HZ does not match between /axis_fifo_mux_0/s00_axi_stream(100000000) and /axis_data_fifo_0/M_AXIS(200000000)
QPSK-VivadoHLS:使用 Vivado HLS 实现的 QPSK 系统
06-06
在"QPSK-VivadoHLS"项目中，使用C++编程语言和Vivado HLS工具来实现QPSK调制器和解调器的硬件加速。这涉及到以下关键步骤： 1. **符号生成**：首先，根据输入的数据流生成QPSK符号。每个输入比特对被映射到四个相位...
Vivado HLS：高效硬件加速设计的得力助手.rar
04-20
Vivado HLS作为一款高效的硬件加速设计工具，为开发者提供了从高级语言到硬件描述的便捷途径。通过Vivado HLS，开发者可以更加高效地进行硬件设计，实现高性能计算。未来，随着技术的不断进步和应用场景的不断拓展，...
打开vivado的.xpr工程文件报错Cannot locate target loade
09-13
在打开vivado工程时总是报错Cannot locate target loader（重新安装vivado没有用）。一个方法是先打开vivado，再在vivado中打开工程。
常见问题_vivado常见问题_
10-03
Vivado是一款由Xilinx公司推出的综合型设计环境，用于实现FPGA（Field-Programmable Gate Array）和SoC（System on Chip）的设计、仿真、综合和编程。在使用Vivado的过程中，用户可能会遇到各种问题，这些问题是...
VivadoHLS:学习使用Vivado HLS 2018.3开发数字系统所需的高级综合设计方法
03-11
Vivado HLS（High-Level Synthesis）是一款由Xilinx公司推出的高级综合工具，它使得硬件开发者可以使用C、C++或SystemC等高级语言来设计FPGA（Field-Programmable Gate Array）数字系统，极大地提高了设计效率和...
ERROR: [BD 41-237] Bus Interface property FREQ_HZ does not match between
jingjiankai5228的博客
12-11 986
在自定义IP出现以上错误时可以通过双击模块clk属性。如果是灰色的封装IP时，选择以下菜单。
关于 出现MASTER_TYPE不匹配。vivado2017.4也没有自动添加的解决
footprintk的博客
05-07 1005
遇见了Critical warning:[BD 41-237] Bus Interface property MASTER_TYPE does not match between /ramtop_0/bram_ctrl(OTHER) and /axi_bram_ctrl_0/BRAM_PORTA(BRAM_CTRL).这个问题。按加号然后手动输入MASTER_TYPE,然后在后面的value里面添上BRAM_CTRL。这样自动添加的，但是2017.4里面没有这样，只能自己添加。
ERROR: [BD 41-237] VIVADO使用BD时报错
月隐博客
05-24 6779
1 概述 本文用于记录vivado 使用BD时编译出现ERROR: [BD 41-237]的情况与解决方法。 BD 是Block Design的简称。 2 出现的问题 当使用vivado 进行BD编译时出现 [BD 41-237] Bus Interface property FREQ_HZ does not match between /M_AXIS_0(100000000) and /axis_dwidth_converter_0/M_AXIS(166666667) 如下图所示： 3 问题出现的原
VIVADO报错：连线问题
weixin_50988214的博客
06-02 3904
1、[BD 41-237] Bus Interface property TDATA_NUM_BYTES does not match between /hls_CvtColor_0/INPUT_STREAM(4) and /v_vid_in_axi4s_0/video_out(8) 查阅为连线不匹配， 从64位连接到32位，更改相关ip核的 2、更改完stream位数之后，此错误解决，剩余FREQ_HZ和CLK_DOMAIN问题两组 进入block interface properti..
（**）Vivado常见错误及其修改
热门推荐
qq_40178878的博客
08-03 1万+
程序错误提示（Log） （1）非法的递归实例化 》》》 实例化顶层模块和testbench的时候注意（后者正确）
vivado编译下载bit时的错误
weixin_44703138的博客
08-14 276
更改了一些模块，涉及时钟的时候报错。
FPGA问题汇总
pp_0604的博客
08-07 1万+
准备在这篇文章里面记录工作中碰到的FPGA的各种问题和解决办法，不定期更新。
ERROR:iMPACT:583的解决方案
weixin_47032674的博客
04-27 664
问题: ERROR:iMPACT:583 - '1': The idcode read from the device does not match the idcode in the bsdl File.大家好我是松花江路2600号。最近在使用vivado固化mcs文件的时候发现出现了上述的报错。
vivado报错：cannot set LOC property of instance
06-09
这个报错通常是因为你在设置实例的位置约束（LOC）时出现了问题。可能是由于以下原因： 1. 约束文件中有语法错误：检查约束文件中的语法错误，确保所有约束都符合正确的格式。 2. 实例名称错误：检查实例名称是否正确，确保实例名称与约束文件中的名称匹配。 3. 实例不在约束文件中：确保实例已经在约束文件中定义，如果没有，请将实例添加到约束文件中。 4. 实例类型不匹配：检查实例类型是否正确，确保实例类型与约束文件中的类型匹配。 5. 实例被多次约束：确保实例没有被多次约束，如果实例被多次约束，Vivado 将无法确定哪个约束应该使用。 解决方法： 1. 检查约束文件中的语法错误，并确保约束文件中的所有约束都符合正确的格式。 2. 检查实例名称和类型是否正确，并确保实例已经在约束文件中定义。 3. 检查实例是否被多次约束，如果实例被多次约束，请删除多余的约束。 4. 确保使用了正确的 Vivado 版本。某些版本的 Vivado 可能会出现此类问题。 5. 如果以上方法都不起作用，请尝试重新生成设计文件和约束文件，然后重新实现设计。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值