gmid设计方法

该文章为《A Basic Introduction to the gm/ID-Based Design Methodology》的翻译（由于本人英语不好），gpt翻译的挺好的，故记录在此，这篇文章讲的gmid方法较通俗易懂，值得一看

这篇文章介绍了基于gm/ID的设计方法，这是一种帮助CMOS模拟电路设计师将物理晶体管参数与小信号模型联系起来的方法。本文的写作对象是正在学习模拟集成电路初级课程的大学生，也适用于对在设计流程中早期纳入技术细节并能在手工计算与电路仿真之间取得良好一致性感兴趣的有经验的工程师。

经过或许漫长的成熟道路，CMOS已经成为模拟电路设计的优秀平台。它不仅在开关和电荷模式处理方面无与伦比，还得益于由数字消费市场推动的持续工艺改进。不幸的是，设计师们可能发现很难利用这些优势。主要原因是，不使用非常复杂的模型就很难预测CMOS的行为，而且随着技术的缩放，这种复杂性只会变得更糟。设计师们在压力下必须在手工计算中加入复杂模型，或者陷入以Spice仿真为主的设计循环中。两种策略都不像我们期望的那样有效或愉快。

本文的目标是向您介绍基于gm/ID的设计方法，该方法在不需要复杂方程的情况下大大提高了CMOS小信号行为的可预测性。稍后我们将更详细地定义gm/ID比率，但现在，您可以将其视为一个包含MOS晶体管偏置条件的设计变量。或者，更简洁地说：

方法论的发展将涉及几个步骤。我们将从模拟电路设计的一个非常广泛的概述开始，看看我们试图解决的问题是什么，以及它在过去是如何解决的。然后，我将从定性角度解释为什么基于gm/ID的方法是解决这个问题的最佳工具。接下来，我们将从定量角度重新讨论整个问题。这将包括对晶体管操作的回顾以及我们现有工具的时间顺序发展。最后，我们将以一个全面的设计实例结束。

图1展示了我们可以看待模拟设计的几个抽象层次。多亏了抽象，工程师在更高层次上可以使用线性信号与系统理论进行分析。这是滤波器、增益块、运算放大器电路等的领域。支配这个领域的数学是优雅的，往往有着数百年的历史。因此，我们已经非常擅长理解如何使用这些模块。大多数工程学院会让学生通过一系列课程来全面涵盖这一领域。

降到较低层次，情况就不同了。虽然我们发现用运算放大器构建一个增益为2的级非常简单，但构建运算放大器本身却非常困难。每个晶体管应该有多大？需要多少偏置电流？这些低层次的决策可能不明确，而这有两个主要原因。首先，晶体管行为是非线性的，当应用于非线性系统时，经典的信号与系统分析方法会失效。其次，技术进步改变了游戏规则，速度比我们能适应的还要快。这里没有数百年的历史根基！因此，我们根本没有一套既紧凑到可以手工计算又足够准确以匹配Spice仿真的晶体管方程。

如果我们将晶体管转变为信号与系统友好的设备，我们可以使低级设计变得更容易。正如您所知，我们通过用几个理想元件近似每个晶体管来实现这一点，这些理想元件统称为小信号模型。图2显示了一个基本而熟悉的MOSFET小信号模型。它还强调了gm/ID（或其前身Vov，另一种偏置变量）在设计过程中的转换作用。当然，使用小信号模型的缺点是它们会引入误差，因为所有的近似方法都会引入误差。但是，这些误差远不及使用信号与系统技术的好处重要。没有这些技术，我们就不会有增益、带宽、频率响应、极点和零点等概念！

 图3很好地展示了基于gm/ID的设计方法如何融入整体设计中。顶部是抽象的信号与系统世界，我们对此非常熟悉。底部是物理晶体管，它们最终必须按照我们的预期行为。在这一切的中间是gm/ID，一个很好地桥接抽象与物理之间差距的中间偏置变量。在我们继续讨论时，请记住这张图。

基于Vov的设计，比基于gm/ID的设计要早得多。正如我们已经暗示的那样，Vov和gm/ID都是告诉您晶体管偏置点的量。那么，这些方法有什么不同呢？当CMOS设计师选择采用基于Vov的设计策略时，他们隐含地接受了长沟道模型的有效性。我相信您熟悉长沟道模型（我们也将在后面的章节中回顾它）。当我们第一次学习如何分析MOSFET时，我们被展示了使用基础微积分推导该模型。不幸的是，今天的小几何尺寸中，很多使推导过程如此简洁的假设都不再成立。因此，基于Vov的方法不再能产生按预期行为运行的电路。为了挽救这个模型，设计师们试图用短沟道效应和各种基于不同物理理论的曲线拟合项来修补它，但最终，基于Vov的设计变得越来越困难，准确性也越来越低。

我们的新策略，基于gm/ID的设计，并不依赖于长沟道模型的有效性。事实上，它不依赖于任何东西的有效性，除了仿真。该方法是基于查找表的。其基本理念是，控制MOSFET的方程过于复杂，以至于我们必须用几个表格或图形代替它们。而且，因为这些图是使用Spice中的器件仿真生成的，它们比长沟道模型要准确得多。

说到使用查找表，大多数人可能会有些抗拒。随着廉价且强大的计算设备的出现，我们电气工程师已经不再接触滤波器表、对数表、三角函数表等。但目前的这种只依赖方程的方法在我们的行业中只是一种短暂的时尚。就像真空管电路设计师曾经（并且仍然）使用管子曲线一样，我们正在重新发现基于表格设计的价值，在某些情况下，这种方法是最有效的“计算”手段。

图4对比了基于Vov的设计和基于gm/ID的设计，总结了它们的区别。在这两种情况下，我们都需要关于技术目标的物理信息。毕竟，目标的能力显然会极大地影响晶体管的性能。在长沟道模型的情况下，技术数据必须仅限于最基本的要素，如μ和Cox，否则手工计算将变得难以处理。因此，初步设计可能只能在一个数量级内，直到设计师对该过程有了“感觉”。与此同时，基于gm/ID的方法利用来自技术目标的完整Spice模型，得出的初步结果只需进行微调即可。

现在，我希望我们重新开始尝试解决设计问题，但在更定量的层次上。当然，即使我们采用非常不同的方法，我们也会得出相同的结论。

首次尝试晶体管级设计 一个聪明但缺乏经验的工程师可能会如何设计一个电路？当然，我有一个我正在努力的方法，但看看我们能否在不知道答案的情况下解决设计问题是非常值得的。

首先，让我们退一步问：我们的最终设计会是什么样子？或者，什么是最终设计？在本文的上下文中，它是一个网表。最终，我们只需要一个包含所有晶体管、电阻、电容等的规格并解释它们如何连接在一起的文件。当然，在现实世界中，电路必须被制造出来，设计师必须注意仿真本身的局限性，以及它与实际测量性能的一致性如何，但这些问题超出了我们这里的范围。

如果我们的最终目标是一个网表，为什么不从网表开始并倒推呢？我们需要哪些信息来“填补空白”？为了参考，这里有一行在Hspice中实例化晶体管的代码：

那么，我们可以填补哪些空白呢？换句话说，我们如何设计一个晶体管？显然，VT、μ、Cox和其他熟悉的晶体管参数不在我们可以指定的参数之列。事实上，除了端子连接，看起来我们只能选择W和L。

就这么简单吗？电路设计是否只是决定每个晶体管的大小问题？嗯，是的，也不是。除了某些高级选项（例如源极或漏极共享，或多指栅极），W和L确实是您可以明确指定的唯一晶体管特性。您将它们连接在一起，正确调整大小，几乎就完成了整个设计。真的！

因此，一种可能的设计方法可能是直接使用W和L作为设计变量。这个过程大致如下：

1. 假设您有一个可用的拓扑结构。
2. 猜测一组W和L（以及可能的R和C）的值。
3. 在Spice中进行仿真。
4. 查看设计是否满足所有规格。
5. 如果不满足，修改W和L（以及可能的R和C），然后回到第3步。

注意：这种迭代过程有时被称为“Spice猴式调整”，并且强烈不建议使用。在面对紧迫的截止日期时，各个经验水平的设计师都很容易陷入Spice猴式调整中！

这种策略虽然很诱人，但在实际操作中效果不好。首先，仿真所需的时间太长，使得进行过多次仿真变得不切实际（即使您自动化了这个过程，这也是真的）。更重要的是，基于Spice的设计方法是一种盲目的探索，完全缺乏直觉。Spice非常适合分析设计并进行最终调整，但它并不擅长帮助您在开放性任务中决定众多拓扑结构、尺寸和偏置点之间的选择。

所有这些内容都在图5所示的简化设计流程中进行了总结。最内层的循环，松散地称为“手工计算”阶段，是我们做出重大影响决策的最佳机会。如果我们有有意义且准确的小信号模型，我们可以在这个内循环中做出有依据和自信的决策，而无需频繁进行仿真。

让我们看看是否能建立一个可靠的小信号模型与实际晶体管行为之间的联系。

继续我们对MOSFET行为的定量讨论的最佳工具是长沟道模型。当然，我刚刚告诉您这个模型是不充分的，但我要明确的是，我并不是主张完全放弃它。虽然推导过程可能过于简化，但它通常仍能提供正确的直觉；我们不想失去这一点。此外，当讨论晶体管建模时，它确实是一个很好的起点。