从底层结构开始学习FPGA（16）----PLL/MMCM IP的定制与测试

目录

系列目录与传送门

1、PLL IP的定制

①、第一页

②、第二页 

③、第三页

④、第四页

⑤、第五页

2、PLL IP的例化与测试

2.1、例化一个PLL IP核

2.2、编写testbench

2.3、仿真测试

3、总结与参考

---

系列目录与传送门

        《从底层结构开始学习FPGA》目录与传送门

        在定制一个PLL IP核之前，强烈建议您先阅读：从底层结构开始学习FPGA（15）----MMCM与PLL

        在这篇文章中，已经对PLL/MMCM IP核的各个关键因素做了详细的讲解。

---

1、PLL IP的定制

        由于MMCM算是PLL一个功能上的超集，多出的动态相位移动和展频功能我们本章不详细讲解，所以以下内容均使用PLL IP核实现。

1. 在新建一个工程后， 点击IP Catalog
2. 点击后会出现 IP Catalog 页面，在 IP 核的搜索框中搜索 clocking
3. 根据筛选，双击选择PLL核 Clocking Wizard