vivado bram 参数设置（二）

最新推荐文章于 2024-08-23 21:07:13 发布

脑袋秃秃

最新推荐文章于 2024-08-23 21:07:13 发布

阅读量2k

点赞数 1

分类专栏： verilog

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/x88588/article/details/112168678

版权

verilog 专栏收录该内容

21 篇文章

订阅专栏

rsta_busy and rstb_busy
当这两个信号有效时，bram是无效的。

Block Memory Generator’s safety circuit includes two output ports rsta_busy and rstb_busy to indicate that the BRAM should not be accessed when these signals are asserted.
这两个信号出现在使用 set/reset pin 时，不使用 Core output register.

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。