vscode 自制Verilog代码片段

已于 2022-03-30 10:04:14 修改
阅读量1.1k 收藏 5
点赞数 1
分类专栏： vscode配置 文章标签： vscode ide visual studio code
于 2022-01-25 14:17:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xindongpai/article/details/122684143
版权

优点：在进行大项目过程总，有很多模块重复利用，通过自制模块化，可以提高代码编写速率。

  1. 验证模块功能的正确性后
    在这里插入图片描述
    在这里插入图片描述
    Verilog代码，新建全局文件后会弹出.json文件
    在这里插入图片描述
    .json文件打开的样子，注意几个事项。prefix是调用时的名称，要用"“引起来。body是代码部分，每一句都需要用”"括起来。使用过程中就需要改这两个地方，使用时输入prefix的名称就ok了。
    在这里插入图片描述
    我的片段代码目录。多片段代码可以复制当前文件，修改主体的内容即可。
    C:\Users\power\AppData\Roaming\Code\User\snippets
    注意片段代码的格式 .code-snippets
    在这里插入图片描述
shabby爱学习
关注
  • 1
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
VScode配置Verilog预定义代码块
buaalzm
08-24 3833
选择Verilog，打开Verilog.json 在里面粘上： "shixu template": { "prefix": "Shixu", "body": [ "always@(posedge clk or negedge rst_n)begin", "if(rst_n==1'b0)begin", "\t\t${1};", "\telse begin", ...
vscode verilog插件代码段配置
u012357001的博客
01-12 429
{ “module with parameters”: { “prefix”: [“paramod”, “module #”], “body”: [ “module KaTeX parse error: Expected 'EOF', got '#' at position 16: {1:moduleName} #̲(", "\t{2:parameters}”, “) (”, “\t${3:ports}”, “);”, “\t$0”, “endmodule” ], “description”: “In
vscode_verilog代码片段分享
weixin_48086808的博客
03-14 484
【代码】vscode_verilog代码片段分享。
使用VS Code进行Verilog HDL的编译和仿真
最新发布
EinsamMark的博客
05-22 2053
使用此插件仿真首先得创建一个工程，然后将所需代码添加到SOURCES里，将仿真的testbench设置为toplevel，即可在下方的RUNS里看到tb，点击Run就会调用Modelsim仿真。对于插件设置，点击ACTIONS里的Open Configuration Menu - Tools - General，第一个选项选择你需要的第三方软件，这里是Modelsim。首先安装Python 3，这个我就不赘述了，没安装的可以网上搜搜，现在官网好像也有一键安装的版本了。这个插件功能很多，简单介绍一下。
【VS Code+Verilog+Vivado使用】（1）常用插件
XDUryan的博客
01-29 2167
VS Code + Verilog + Vivado联合使用说明
用VS Code替代Vivado自带的文本编辑器以及vscode中好用的Verilog插件
XP的博客
05-27 1万+
vscode中的Verilog插件
VSCode如何配置自己的代码片段，以用于快捷创建
qq_35273293的博客
09-19 83
以verilog语言为例，这是一个简单的添加个人标记的注释，前面的prefix是你用来打的关键字，body中是用来输出的代码段，其中 “ ” 里面的是你想创立的代码，如上图是一系列注释代码。理论上应该可以自动写入时间和模块名称，但我还没发现，等发现后更新。如图所示，在该图的引导下来到第二个配置界面。
vscode搭建Verilog HDL开发环境
weixin_50810761的博客
11-27 1万+
工欲善其事，必先利其器，利用vscode搭建快速高效的Verilog HDL开发平台。
JSONinSV：Systemverilog中的JSON库
03-04
JSONinSV Systemverilog中的JSON库 简介 JSON是应用广泛的一种数据表示格式，JSONinSV是使用SystemVerilog实现的JSON库。 2016年，我在网络上发现了某大牛发布的JSON教程，开始接触到JSON，后面陆续开始基于JSON开发了一些小规模工具。作为一名验证工程师，将验证平台真正的加入到JSON生态中，是很久远的一个想法了，这便是这个项目的由来。 这个项目的目的是提供SystemVerilog实现的JSON解析库和生成库，实现和外围组件的目的性的交互，帮助用户开发出更灵活更强大的验证应用。 此外，本项目还提供了JSON库的单元测试，随后可考虑将此处的单元测试框架独立出来进行项目上的应用。 参考 IEEE1800-IEEE SystemVerilog标准 规格介绍 JSONinSV实现的功能规格主要是三个部分： JSON文本的解析，包括从字
vscode配置verilog开发环境示例代码包，可编译运行，观察波形
04-22
VSCode是一款轻量级且功能强大的源代码编辑器，支持多种编程语言，包括硬件描述语言（HDL）如Verilog。对于FPGA开发，VSCode是一个理想的选择，因为它提供了丰富的插件和工具，可以极大地提高开发效率。 首先，我们...
vscode的Verilog插件.zip
06-15
最后，"Gtylcara-Gewinn.verilog-0.1.5.vsix"是另一个Verilog相关的插件，可能提供了额外的特性，如代码片段、格式化或特定的Verilog功能支持。具体功能因版本而异，但其目标同样是优化Verilog开发流程。 综上所述...
verilog_snippets:VS Code中将使用Verilog HDL的一些代码片段
04-22
verilog_snippets VS Code中将使用Verilog HDL的一些代码片段。 我按照自己喜欢的方式对其进行了编辑。 让我知道是否忘记添加内容。
用vscode玩verilog实例一--比较器代码包（带tb文件，可编译仿真看波形）
06-05
2. **VSCode与Verilog插件**：VSCode作为一款强大的代码编辑器，可以通过安装插件如`VLSI Verilog/VHDL`或`Verilog HDL / SystemVerilog`支持Verilog开发。这些插件提供语法高亮、自动补全、错误检查等功能，提升...
vscode verilog sv常用插件
05-05
`mshr-h.VerilogHDL-1.11.4.vsix` 是另一个针对Verilog和HDL的插件，它提供了额外的语法高亮、代码片段和代码提示，增强VSCode的HDL开发功能。 `MS-CEINTL.vscode-language-pack-zh-hans-1.78.2023050309.vsix` 是...
【FPGA】Visual Studio Code 使用Verilog语言用户代码片段分享
li_lys的博客
12-04 976
verilog
使用ROS时，VSCode中的.json文件模板
jerry18863的博客
11-13 505
c_cpp_properties.json { "configurations": [ { "browse": { "databaseFilename": "", "limitSymbolsToIncludedHeaders": true }, "includePath": [ "/opt/ros/melodic/include/**", "/home/rosdemo/videocap_ws/sr
SystemVerilog开源编译解析工具slang入门2：单步调试
fangfanglovezhou的博客
10-25 815
使用VisualStudio对slang进行单步调试。
VSCode配置Verilog/SystemVerilog开发环境（四）常用操作
ONE_PUNCH
08-15 4624
目录1.快速代码片段1.1.模板创建1.2.补全设置修改1.3. 快捷键修改2.编辑效率的提升 本节将要实现的功能： 快速代码片段 编辑效率的提升 待更新 1.快速代码片段 1.1.模板创建 使用VSCODE自带的Snippets实现快速代码片段，对Verilog这种结构化比较强的语言来说，可以大幅提高代码编写效率。 使用方法如下： 1.在设置中，点击用户代码片段； 2.新建全局代码片段 文件中有示例说明，去掉注释，保存后，在任意文件中输入“log_test”，回车，即可生成快速的代码片段； "P
用Vscode编辑verilog代码配置
热门推荐
文鸿开源工作室
07-09 1万+
vscode编辑verilog的配置与插件安装
Verilog 代码片段
08-18
Verilog代码片段是在编程过程中重复使用的一段代码。它可以是一小段功能代码，也可以是一整个模块的代码。这些代码片段可以被保存并在需要的时候被调用，从而提高编程效率。在使用Verilog的编辑器中，如VS Code和Notepad，你可以利用插件来支持Verilog代码片段的编写和使用。 在VS Code中，有一个名为"Verilog Snippets"的插件可以用来支持Verilog代码片段的使用。通过这个插件，你可以自定义Verilog代码片段，并在编写代码时快速调用它们。你可以根据自己的喜好和需求编辑这些代码片段，使其更符合你的编码风格和习惯。 Notepad是另一个支持Verilog代码片段的编辑器。它自带Verilog语法识别功能，并且有一些插件可以帮助你实现代码片段的功能。你可以利用这些插件在Notepad界面中编写Verilog代码片段，并设置触发字来调用它们。这样，在编写Verilog代码时，只需输入触发字然后按下Tab键，就可以自动插入相应的代码片段，非常方便。 通过使用Verilog代码片段，你可以事先准备好常用的Verilog代码段落，并在需要的时候快速调用它们。这样可以大大提高编程的效率，节省时间和精力。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [verilog_snippets:VS Code中将使用Verilog HDL的一些代码片段](https://download.csdn.net/download/weixin_42179184/16910033)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] - *2* *3* [Notepad++编辑器——Verilog代码片段和语法检查](https://blog.csdn.net/baidu_34971492/article/details/106659799)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值