FPGA学习笔记(一)Verilog语法基础

这篇博客介绍了FPGA学习的基础,包括Verilog的变量类型如数值、寄存器、input/output和parameter,强调了寄存器赋值与存储器赋值的区别。还详细讲解了模块的基本用法,如延时语句和行为描述语句,并提到了赋值运算符的拥塞赋值和非拥塞赋值概念。
摘要由CSDN通过智能技术生成

一、变量类型

    ①数值

    数值表示采用 <二进制位数>'<数值表示的进制><数值>的结构。

    其中进制可以为b、o、d、h分别代表二、八、十、十六进制。

    例如22'd0代表22位二进制数用十进制表示为0。

    ②寄存器类型

    reg声明寄存器类型变量,如 reg[0:3] my[0:63];是64个4位寄存器构成的存储器。

    其中[22:0]代表位宽为23位,最高位在前,含义是[msb:lsb]。

    注意,存储器赋值不能在一条语句内完成,但寄存器赋值可以,类似于数组元素不能一次性全部赋值。

    ③还有input,output类型变量

    ④参数类型parameter

    parameter类似于const类型,是常量,与const的区别是可以在定义时不初始化,但仅能赋值一次。常用于定义延时和变量宽度。

二、基本用法

    模块开始用module,结束用endmodule

 2.1 延时语句

     ①`timescale 1ns/1ns //定义延时单位和精度,单位和精度均为1ns,注意开头为反引号。

     反引号`代表的是编译器指令,与C语言中#一样。

     ②assign #n Sum= A + B; //n应该替换为数字,代表几个延时单位

     每当右边的操作数有所变化时,延时n个单位后,会执行这条语句,将新值赋给左边。

 2.2 行为描述语句

   2.2.1 初始化语句</

  • 0
    点赞
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值