systemverilog数组的定义和初始化

最新推荐文章于 2024-06-22 13:42:50 发布

宇哥啊

最新推荐文章于 2024-06-22 13:42:50 发布

阅读量3.1k

点赞数 1

分类专栏： systemVerilog学习笔记文章标签： systemverilog

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/yan1111112/article/details/117566121

版权

本文详细探讨了SystemVerilog中的数组定义方法和初始化过程，是理解该语言中数组特性的关键。

摘要由CSDN通过智能技术生成

数组定义

//*************1维数组*****************//
int a[2];//2个数据的1维数组
等于：
int [1:0] a;
int a[1:0];
//**************2维数组****************//

最低0.47元/天解锁文章

关注

1
点赞
踩
3

收藏

觉得还不错? 一键收藏
0
评论
systemverilog数组的定义和初始化

数组定义//*************1维数组*****************//int a[2];//2个数据的1维数组等于：int [1:0] a;int a[1:0];//**************2维数组****************//int b[2][3];//2*3的2维数组等于：int b[1:0][2:0];int [2:0][1:0] b;数组初始化//*************1维数组*****************//int a[2];//2个数据
复制链接

扫一扫

专栏目录

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。