xilinx_spartan6_io_电平读书笔记

本文探讨了Xilinx Spartan-6 FPGA与不同电平标准设备通信时的问题,特别是当FPGA逻辑电平为3.3V LVTTL而ARM输出为1.8V时。Spartan-6的VCCO电源决定了输出信号的电压摆幅,每个I/O银行有独立的VCCO和VREF,允许在不同电源下实现多种IO标准。虽然3.3V VCCO的输出电平标准受限,但输入可以接受1.8V标准,提供了灵活性。
摘要由CSDN通过智能技术生成

FPGA的IO支持多种电平标准,但是其中用几点的概念比较模糊,在此特意记下:

        最近在用xilinx的spartan 6 与ARM进行通信,但是FPGA的逻辑电平是3.3V的LVTTL标准,而ARM输出的是1.8V的电平标准,两者IO电平的不匹配,出现了一些问题如下:

        FPGA在VCCO = 3.3V是,是否可以设置FPGA的IO电平标准为1.8V?

        在翻阅了《Spartan-6 FPGA SelectIO Resources》后,得到了以下信息:Spartan-6的供电来源于3个引脚:VCCINT、VCCO、VCCAUX。

VCCINT is the main power supply for the internal FPGA logic. VCCINT also powers some of the available input drivers.

        VCCINT主要为FPGA的内部逻辑单元供电,同时也会给一些输入供电。

     The VCCO supplies, one for each of the I/O banks,power the output drivers and some of the input drivers. The voltage on the VCCO pins determines the voltage swing of the output signal.

        Many of the low-voltage I/O standards supported by Spartan-6 devices require adifferent output drive voltage (VCCO)

  • 1
    点赞
  • 9
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值