关于vivado中，Verilog不支持二维数组端口的解决方法

已于 2024-08-07 16:42:21 修改
阅读量381 收藏 2
点赞数 2
文章标签： fpga开发
于 2024-08-07 14:55:12 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yumingqinglong/article/details/140992158
版权

1.最直接有效的方法是直接将.v改成.sv，亲测有效；

2.将二维数组端口转成一维传递。

注：.v定义二维数组端口会报错：port ‘xxx' must not be declared to be an array.

yumingqinglong
关注
FPGA Verilog-1995 VS Verilog-2001
01-21 903
FPGA Verilog-1995 VS Verilog-2001 今天给大侠带来FPGA Verilog 1995-VS Verilog-2001，话不多说，上货。 2001年3月IEEE正式批准了Verilog‐2001标准（IEEE1364‐2001），与Verilog‐1995相比主要有以下提高。 1、模块声明的扩展 (1).Verilog‐2001允许将端口声明和数据类型声明放在同一条语句中，例子如下： (2).Verilog‐2001中增加了ANSIC风格的输入输...
基于Verilog搭建一个卷积运算单元的简单实现
安静到无声
09-29 4518
基于Verilog实现卷积神的运算需要，有3个要素，图片信息、滤波器权值信息和大量的乘加运算，一个基本的卷积运算过程如图1所示，本博客是在前文（1. Vivado简单双端口RAM 使用，问题探析和基于verilog的CNN搭建缓存图片数据浅析）分析的基础上，系统的说明具体的实现过程，主要包括代码分析和仿真实现，旨在自我学习记录。为了加深理解，且便于仿真，本实验模拟了一个大小为5×5大小的图片结和2×2的滤波器，注意：本实验没有考虑偏置项。图1 卷积的实现过程图2 图片（左）和滤波器（右）
如何解决Verilog目前不支持数组型端口定义！
kebu12345678的博客
07-30 8780
由于Verilog目前不支持数组型端口定义，导致编写FPGA模块时可扩展性下降，google后找到如下方法，可以稍微缓解一些。   `define PACK_ARRAY(PK_WIDTH,PK_LEN,PK_SRC,PK_DEST)    genvar pk_idx; generate for (pk_idx=0; pk_idx<(PK_LEN); pk_idx=pk_idx+1) be...
Verilog中memory数据类型
热门推荐
坚持
12-17 2万+
存储器是一个寄存器数组。存储器使用如下方式说明：      reg [ msb: 1sb] memory1 [ upper1: lower1],      memory2 [upper2: lower2],. . . ；      例如：      reg [0:3 ] MyMem [0:63]      //MyMem为64个4位寄存器的数组。      reg Bog [1:5
vivado 设置综合synthesis支持system verilog
m0_48701995的博客
03-18 5078
vivado 综合支持 sv
verilog reg型二维数组
FPGA萌新的博客
03-10 1万+
verilog中二维数组使用有些限制，比如不能作为module的输入输出port 另外二维数据初始化可以使用for循环来实现初始化 ------------------------------------------------------------------------------------------------ 1. 二维数组作为输入输出port报错 下面举一个例子： model in...
Verilog二维数组端口使用方法
qq_35861248的博客
01-22 1万+
Verilog二维数组端口使用方法 Verilog不支持二维数组端口定义，限制了模块可扩展性。 通过generate将二维数组打包为一维数组输出，或将一维数组展开为二维数组即可方便地进行管理 将下列宏函数写入头文件并包含在设计中，直接调用宏函数进行打包\展开即可。 //二维数组打包为一维数组 `define PACK_ARRAY(PK_WIDTH,PK_LEN,PK_SRC,PK_DEST) \ generate \ genvar pk_idx
Vivado报错 [Synth 8-9917] port ‘xx‘ must not be declared to be an array
YprgDay的博客(Yuan make progress everyday)
05-31 810
Vivado报错 [Synth 8-9917] port 'xx' must not be declared to be an array的解决办法。
保姆级超硬核包会，System Verilog SV数组
jackack的博客
10-09 3497
SV中常用的数组包括定长数组、动态数组、队列、关联数组。
system verilog
gaoxcv的博客
07-21 2894
quartus 和 vivado 都直接支持 system verilog（sv), sv文件的后缀为 .sv , .sv文件可以直接用quartus 和 vivado 打开 可以通过 quartus 中打开一个文件， edit → insert template 调出 system_verilog 示例 或者通过 vivado 中 tools → language template 调出 system_verilog 实列 sv 的简单语法介绍 : https://www.bil...
记录学习verilog过程中遇到的bug
m0_51260846的博客
10-18 3143
verilog bug
verilog vivado2022.2 寄存器堆
12-27
在Verilog中，寄存器堆可以被描述为一个二维数组，每个元素代表一个寄存器。在FPGA设计中，寄存器堆常用于实现数据缓存、状态机或者并行处理等场景。 在描述寄存器堆时，Verilog提供了两种主要方法：使用连续赋值...
FPGA PGL22G实现IP核之双端口RAM驱动【Verilog HDL驱动】.zip
05-10
2. **存储阵列**：设计存储单元阵列，用于实际存储数据，这可能是一个二维数组，每个元素代表一个存储单元。 3. **仲裁逻辑**：当两个端口同时尝试访问同一地址时，需要仲裁逻辑来解决冲突，确保数据一致性。 4. **...
FPGA EP4CE10实现IP核之双端口RAM驱动（Verilog HDL实现）.zip
03-15
存储单元则是一个二维数组，实际存储数据，每个位置对应一个地址。 例如，以下是一个简化的双端口RAM模块示例： ```verilog module dual_port_ram ( input wire clk, // 时钟 input wire [7:0] data0, // 写入...
数组 --- 二维数组的默认初始化值
岁月平添了我的愁
12-30 1068
二维数组的默认初始化值 针对于初始化方式一：int [][] [ ] [ ] arr=new int [][] [ 4 ] [ 3 ]； 外层元素的初始化值：地址值 内层元素的初始化值：与一维数组的初始化情况相同 针对于初始化方式二：int [][] [ ] [ ] arr=new int [][] [ 4 ] [ ]； 外层元素的初始化值：null 内层元素的初始化值：不可调用 ...
Vivado 随笔（1） 综合属性之 ram_style & rom_style?
Reborn Lee
10-22 8733
目录 背景 正文 相关文献 背景 在很多情况下，我们会定义一个二维数组来作为RAM或者ROM来使用，例如我们在设计一个异步FIFO时，我们需要例化一个双端口RAM来作为FIFO的存储空间，当然我们可以通过例化一个IP核的方式去做（可以直接在IP核定制时候选择使用Block RAM或者Distributed RAM资源），但是如果我们不去设计这么一个IP核呢？ 我们就可以直接定义一个二位...
【FPGA】Roebi EDA常见问题解决（2）——内部信号的连接和function及二维数组
Ninquelote的博客
06-15 1317
#致知穷理，学古探微；立德立言，无问西东。 有一段时间没写这个系列了，一个是我遇到的都是些小问题，大部分情况下还是我自己的问题，另一个也是一直忙于调试代码，导致了没有太多的时间去使用EDA软件。今天重新提及一下这个系列，也是我最近遇到的问题 and 解决方法。 一、 在Robei EDA里连接内部信号 一般来说，在代码模块之间的例化上，会存在两种端口例化的情况，一种是端口配输入输出线，直截了当，另一种是端口配上一级模块的内部信号，在高一级的模块里使用完了就不再引出信号线了。在Quartus 或者 Vivad
【S024】仿真pcie ip 一部分问题 ERROR: [VRFC 10-3155]
1615549892
04-13 2764
vivado 仿真的基本概念 xvlog/xvhdl:解析verilog/vhdl源文件，&将解析之后的文件存在硬盘HDL lib xelab:整理层次顺序&转化为可执行代码&链接link可执行代码快照到仿真kernel xsim:执行仿真GUI/TCL/batch UG937 ...
优化时钟网络之时钟抖动
最新发布
qq_40894989的博客
11-07 745
时钟抖动就是时钟周期之间出现的偏差。比如一个时钟周期为10ns的时钟，理想情况下，其上升沿会出现在0ns，10ns，20ns···时刻，假设某个上升沿出现的时刻为30ns，那么下一个上升沿出现的时刻应该为40ns。但是实际上下一个上升沿出现的时刻可能是40.1ns或39.9ns。那么这个0.1ns的偏差就称为时钟抖动。如下图所示：时钟抖动是在时钟发生器内部产生的，和晶振或MMCM/PLL内部电路有关，布线对其没有影响。
verilog 二维数组赋初值
08-16
在Verilog中，二维数组的赋初值有一些限制。一般来说，不能直接在模块的输入输出端口中使用二维数组，只能通过将二维数组展开成一维数组的方式来代替。另外，目前看来，只能通过读入文件或使用generate的方法来对二维数组进行初始化。 在Verilog中，可以使用以下语法来定义一个二维数组： reg [n-1 : 0 array_name[m-1 : 0]; 其中，n表示每个元素的位数，m表示数组的长度。例如，定义一个16位的二维数组，可以使用以下语法： reg [15 : 0 array_name。在initial块中，可以使用for循环来遍历数组的每个元素并赋值。例如，可以使用以下语法来给一个名为send_data的二维数组赋初值： reg [15 : 0 send_data = i; end end 这样就可以将数组的每个元素分别赋值为0到48的递增值。 总结起来，Verilog中的二维数组赋初值可以通过initial块中的for循环来实现，也可以使用generate的方法进行初始化。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [【verilog语法】二维数组](https://blog.csdn.net/kebu12345678/article/details/89922503)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v92^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] - *2* *3* [VHDL和Verilog中数组定义、初始化、赋值方法](https://blog.csdn.net/icekoor/article/details/126664430)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v92^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值