RAMB36SDP原语分析

最新推荐文章于 2024-05-29 15:01:50 发布
最新推荐文章于 2024-05-29 15:01:50 发布
阅读量1.3k 收藏 12
点赞数
文章标签： fpga开发
原文链接：https://blog.csdn.net/Reborn_Lee/article/details/91357954
版权

RAMB36SDP是一个大小为36Kb的简单双口Block RAM（SDP=Simple Dual-Port），它其实是Virtex-5系列FPGA的一个原语，Vivado里面并没有RAMB36SDP的语法模板，ISE中才有它的语法模板，如下图所示

RAMB36SDP原语的完整代码如下所示

复制代码

 

// RAMB36SDP : In order to incorporate this function into the design,
 

// Verilog : the forllowing instance declaration needs to be placed
 

// instance : in the body of the design code. The instance name
 

// declaration : (RAMB36SDP_inst) and/or the port declarations within the
 

// code : parenthesis may be changed to properly reference and
 

// : connect this function to the design. All inputs
 

// : and outputs must be connected.
 

// <-----Cut code below this line---->
 

// RAMB36SDP: 72x512 Simple Dual-Port BlockRAM w/ ECC
 

// Virtex-5
 

// Xilinx HDL Language Template, version 14.7
 

 

RAMB36SDP #(
 

.SIM_MODE("SAFE"), // Simulation: "SAFE" vs. "FAST", see "Synthesis and Simulation Design Guide" for details
 

.DO_REG(0), // Optional output register (0 or 1)
 

.EN_ECC_READ("FALSE"), // Enable ECC decoder, "TRUE" or "FALSE" 
 

.EN_ECC_WRITE("FALSE"), // Enable ECC encoder, "TRUE" or "FALSE" 
 

.INIT(72'h000000000000000000), // Initial values on output port
 

.SIM_COLLISION_CHECK("ALL"), // Collision check enable "ALL", "WARNING_ONLY", 
 

// "GENERATE_X_ONLY" or "NONE" 
 

.SRVAL(72'h000000000000000000), // Set/Reset value for port output
 

 

// The forllowing INIT_xx declarations specify the initial contents of the RAM
 

.INIT_00(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_01(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_02(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_03(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_04(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_05(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_06(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_07(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_08(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_09(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_0A(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_0B(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_0C(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_0D(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_0E(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_0F(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_10(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_11(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_12(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_13(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_14(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_15(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_16(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_17(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_18(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_19(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_1A(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_1B(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_1C(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_1D(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_1E(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_1F(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_20(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_21(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_22(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_23(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_24(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_25(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_26(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_27(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_28(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_29(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_2A(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_2B(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_2C(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_2D(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_2E(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_2F(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_30(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_31(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_32(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_33(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_34(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_35(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_36(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_37(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_38(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_39(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_3A(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_3B(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_3C(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_3D(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_3E(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_3F(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_40(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_41(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_42(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_43(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_44(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_45(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_46(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_47(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_48(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_49(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_4A(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_4B(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_4C(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_4D(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_4E(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_4F(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_50(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_51(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_52(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_53(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_54(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_55(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_56(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_57(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_58(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_59(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_5A(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_5B(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_5C(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_5D(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_5E(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_5F(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_60(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_61(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_62(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_63(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_64(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_65(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_66(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_67(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_68(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_69(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_6A(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_6B(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_6C(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_6D(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_6E(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_6F(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_70(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_71(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_72(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_73(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_74(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_75(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_76(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_77(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_78(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_79(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_7A(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_7B(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_7C(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_7D(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_7E(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

.INIT_7F(256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000),
 

 

// The next set of INITP_xx are for the parity bits
 

.INITP_00(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00),
 

.INITP_01(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00),
 

.INITP_02(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00),
 

.INITP_03(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00),
 

.INITP_04(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00),
 

.INITP_05(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00),
 

.INITP_06(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00),
 

.INITP_07(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00),
 

.INITP_08(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00),
 

.INITP_09(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00),
 

.INITP_0A(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00),
 

.INITP_0B(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00),
 

.INITP_0C(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00),
 

.INITP_0D(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00),
 

.INITP_0E(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00),
 

.INITP_0F(256'h00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00_00)
 

) RAMB36SDP_inst (
 

.DBITERR(DBITERR), // 1-bit double bit error status output
 

.SBITERR(SBITERR), // 1-bit single bit error status output
 

.DO(DO), // 64-bit data output
 

.DOP(DOP), // 8-bit parity data output
 

.ECCPARITY(ECCPARITY), // 8-bit generated error correction parity
 

.RDCLK(RDCLK), // 1-bit read port clock
 

.RDEN(RDEN), // 1-bit read port enable
 

.REGCE(REGCE), // 1-bit register enable input
 

.SSR(SSR), // 1-bit synchronous output set/reset input
 

.WRCLK(WRCLK), // 1-bit write port clock
 

.WREN(WREN), // 1-bit write port enable
 

.WRADDR(WRADDR), // 9-bit write port address input
 

.RDADDR(RDADDR), // 9-bit read port address input
 

.DI(DI), // 64-bit data input
 

.DIP(DIP), // 8-bit parity data input
 

.WE(WE) // 8-bit write enable input
 

);
 

 

// End of RAMB36SDP_inst instantiation
 

复制代码
 

 

       每个36Kb简单双口块RAM（Simple dual-port block RAM）都能被配置为512x64（32Kb）大小的RAM和一个内置的汉明纠错编码（Hamming Error Correction）块，由于要用到汉明纠错编码，所以数据位宽需要多用到8-bit，这样数据位宽就被扩展到72-bit，当数据位宽为72-bit，深度为512时，RAM的大小刚好为36Kb（512 * 72 / 1024 = 36）,其中汉明纠错编码操作对用户是不可见的。每次写操作都会产生8-bit的保护位（原语中的ECCPARITY信号），这个8-bit的保护位在每次读操作的过程中可以用来纠正任何单比特的错误，或者检测（但不能纠正）任何双比特的错误。ECCPARITY输出信号没有可选的输出寄存器。原语中两个状态输出信号（SBITERR和DBITERR）的组合指示了三种可能的读操作结果：无错误（No Error），纠正了单比特错误（Signal Error Corrected）和检测到了双比特错误（Double Error Detected）。在读写操作的ECC（Error Correcting Code）模式均开启时（EN_ECC_READ = TRUE 并且 EN_ECC_WRITE = TRUE，EN_ECC_READ和EN_ECC_WRITE为原语的两个参数），读操作不能再存储器阵列中直接纠正错误，而只能把已经纠正完毕的数据输出给原语中的DO信号。ECC配置选项只有RAMB36SDP原语或FIFO36原语才支持。（此部分内容参考ug190的107页到155页）
 

       Block RAM的ECC（Error Correcting Code）结构如下图所示
 

 

 

       RAMB36SDP各个端口的定义如下表所示
 

 
端口名
 		 
方向
 		 
信号描述
 
 
DI[63:0]
 		 
Input
 		 
数据输入总线
 
 
DIP[7:0]
 		 
Input
 		 
数据输入奇偶校验总线
 
 
WRADDR[8:0]
 		 
Input
 		 
写地址总线
 
 
RDADDR[8:0]
 		 
Input
 		 
读地址总线
 
 
WREN
 		 
Input
 		 
写使能。当WREN=1时，数据将被写入存储器，当WREN=0，写操作不使能。
 
 
RDEN
 		 
Input
 		 
读使能。当RDEN=1时，数据将被从存储器读出，当RDEN=0，读操作不使能。
 
 
SSR
 		 
Input
 		 
同步设置/复位（Synchronous Set/Reset），这个信号用来复位输出寄存器的值为SRVAL，SRVAL是RAMB36SDP原语的一个参数。这个信号不会影响存储器存储单元的内容。
 
 
REGCE
 		 
Input
 		 
寄存器使能（Register Enable），端口输出寄存器使能信号。
 
 
WE[7:0]
 		 
Input
 		 
8位的字节写使能输入，由于输出数据总线为64-bit，一共为8个字节，所以字节写使能输入为8位，详细解释见表后的内容。
 
 
WRCLK
 		 
Input
 		 
写操作的时钟
 
 
RDCLK
 		 
Input
 		 
读操作的时钟
 
 
DO[63:0]
 		 
Output
 		 
数据输出总线
 
 
DOP[7:0]
 		 
Output
 		 
数据输出奇偶校验总线
 
 
SBITERR
 		 
Output
 		 
单比特错误（Signal Bit Error）状态
 
 
DBITERR
 		 
Output
 		 
双比特错误（Double Bit Error）状态
 
 
ECCPARITY
 		 
Output
 		 
ECC编码器输出数据总线
 
 

　　字节写使能（Byte-Writes）：（此部分内容参考pg058的第50页到51页）
 

　　当字节写使能功能打开时，WE总线的宽度为输入数据总线DI中包含的字节个数。例如，输入数据总线DI为64位，包含8个字节，所以WE总线的宽度为8。其中WE总线的最高位对于输入数据总线DI的最高位的字节，WE总线的最低位对于输入数据总线DI的最低位的字节，在写操作过程中，只有WE总线中为1的位对应的字节才能被写入存储器中，为0的位保持原来的值不变。
 

　　假设输入数据总线的宽度为24位，它包含3个字节，所以WE的宽度为3，下图是一个字节写使能开启时往RAM的0地址写入数据的时序图（假设RAM的初始值全部为0）
 

 

 

       由上图可知，当WEA（也就是上文的WE）为3’b011时，DINA数据24’hFF EE DD的后两个字节会写入存储器的0地址，而存储器0地址的最高字节保持00不变，所以第一次写操作完毕以后存储器0地址的数据为24’h00 EE DD；当WEA（也就是上文的WE）为3’b010时，DINA数据24’hCC BB AA的中间那个字节BB会写入存储器的0地址，而存储器0地址的最高字节和最低字节则保持前一次的00和DD值不变，所以第二次写操作完毕以后存储器0地址的数据为24’h00 BB DD。后面几次操作依次类推即可。

                

        

        

    




    

      

        

            

              
                
                  yundanfengqing_nuc
                
              
            

            

                关注
              
            

        

        

          
    
            
  • 
              
                
                
                
                
                      0
                
              
              
    点赞
    
            
    • 
            
  • 
              
                
                
                
              
              
    踩
    
            
    • 
            
  • 
              
                
                
                
                
                    12
                
              
              
    
                
    
                  
                    收藏
                  
                
    
              
    
              
    
                
    
                  觉得还不错?
                  
                    一键收藏
                  
                 
                
    
              
    
            
    • 
          
  • 
            
    
              
              
            
    
              
              
              
                    0
              
            
            
    评论
    
          
    • 
          
  • 
          
    • 
          
  • 
            
              
            
              
    
            
              
                
            
    
          
    • 
        

      

      










                



	

		

			

				
					
3.2 Xilinx FPGA应用进阶通用IP核详解和设计开发-Virtex-6 Block RAM内部结构详细说明

				
			

			

				

					qq_43416206的博客
				

				

					05-14
					
					496
					
				

			

		

		

			
				
RAMB18和RAMB36是Virtex-6 Block RAM的库基元，是生成所有存储类IP核的基本构建模块，其他与Block RAM相关的基元和宏都以RAMB18和RAMB36为基础。如图3-7所示为RAMB36的端口信号，在应用过程中可以使用Block RAM的部分属性，如寄存器流水线和级联模式等。RAMB36的两个端口信号对称且完全独立，共享存储的数据空间，并且可以作为两个独立的RAMB18使用。每个端口均可独立配置为用户选择的数据宽度，与另一端口配置无关；且同一端口的读/写数据宽度可以不同。

			
		

	



                

              
                



	

		

			

				
					
FPGA - 7系列 FPGA内部结构之Memory Resources -01- Block RAM资源

				
			

			

				

					Vuko_Coding Zone
				

				

					07-08
					
					6091
					
				

			

		

		

			
				
7系列的FPGA内部存储资源主要包括RAM、FIFO这些部分，本文主要节选自UG473第一章，介绍了7系列的FPGA内部的Block RAM资源。Xilinx 7 系列 FPGA 中的 Block RAM 可存储高达 36 Kb 的数据，可配置为两个独立的 18 Kb RAM 或一个 36 Kb RAM。 ...

			
		

	



                


  
              

                


	

		

			

				
					
xilinx RAMB36E1 使用介绍

				
			

			

				

					superC的博客
				

				

					10-14
					
					4738
					
				

			

		

		

			
				
软件版本

vivado 2017.4

代码示例



   RAMB36E1 #(
      .SIM_DEVICE("7SERIES"),
      .RDADDR_COLLISION_HWCONFIG( "DELAYED_WRITE" ),
      .DOA_REG(1),  // Optional output registers on A port (0 or 1)
     ...

			
		

	





	

		

			

				
					
vivado资源利用率分析

					
最新发布

				
			

			

				

					weixin_47589752的博客
				

				

					05-29
					
					784
					
				

			

		

		

			
				
通过命令可查看设计的资源利用率报告

			
		

	



		

			
		



	

		

			

				
					
【高速接口-RapidIO】5、Xilinx RapidIO核例子工程源码分析

				
			

			

				

					QQ1391074994的博客
				

				

					04-18
					
					1976
					
				

			

		

		

			
				
一、软件平台与硬件平台
　　软件平台：
       　　操作系统：Windows 8.1 64-bit
       　　开发套件：Vivado2015.4.2
　　硬件平台：
       　　评估板：ZYNQ-7 ZC706 Evaluation Board
二、打开例子工程
　　1、新建工程，并在IP Catalog中找.

			
		

	





	

		

			

				
					
为什么36KbRAM会配置为32K×1，少的那4Kb去哪了？

				
			

			

				

					qq_43433724的博客
				

				

					04-25
					
					587
					
				

			

		

		

			
				
本问题的背景是：每个36Kb块RAM也可以配置成深度×宽度为64K × 1(当与相邻的36KB块RAM级联时)、、4K × 9、2K × 18、1K × 36或512 × 72的简单双端口模式。每个18Kb块RAM可以配置成深度×宽度为、2K × 9、1K × 18或512 × 36的简单双端口模式。

			
		

	





	

		

			

				
					
SRIO学习笔记之SRIO简介与Xilinx SRIO ip核例程详解

				
			

			

				

					yundanfengqing_nuc的专栏
				

				

					12-08
					
					880
					
				

			

		

		

			
				
目录

1. 概述

2. 参考文件

3. SRIO协议介绍

3.1 SRIO的数据流

3.2 SRIO的数据协议

3.3 SRIO常用FPGA支持的模式

3.4 SRIO例程代码的时钟计算

4. SRIO的例程代码结构

4.1 SRIO发送模块详解

4.1.1 发送数据部分代码功能说明

4.1.2 接收响应部分的代码功能详解

4.2 SRIO接收模块详解

4.2.1 接收数据部分的代码功能说明

4.2.2 发送响应部分的代码功能说明

5. 疑点

疑点1：

疑点2：

1. 概

			
		

	





	

		

			

				
					
Trace 32分析ramdump方法

				
			

			

				

					01-03
				

			

		

		

			
				
TRACE32作为一种真正集成化、通用性系统仿真器可以组合成多种方案，可以支持网络方案、实验室单机方案、异地光纤方案等，它具有全模块化、积木式结构、可支持JTAG及BDM接口...同时使用该工具可以方便的分析ramdump信息

			
		

	





	

		

			

				
					
RAMMap win7 内存分析

				
			

			

				

					06-15
				

			

		

		

			
				
名称：RamMap  版本：v1.0  主页：http://technet.microsoft.com/zh-cn/sysinternals/ff700229(en-us).aspx  作者：Windows Sysinternals  大小：549KB  系统：WinVista/7/2008  下载：...

			
		

	





	

		

			

				
					
stm32ram调试，classb认证

				
			

			

				

					06-28
				

			

		

		

			
				
4. **异常处理机制**：通过Class B认证，系统应具备对错误的识别和处理能力，例如当检测到RAM错误时，可以切换到备份RAM，或者记录错误日志以供分析。  5. **实现步骤**：开发过程中，需编写相应的自检代码，结合STM...

			
		

	





	

		

			

				
					
RAM分析技术于捷连系统之应用.pdf

				
			

			

				

					04-04
				

			

		

		

			
				
RAM分析技术于捷连系统之应用.pdfRAM分析技术于捷连系统之应用.pdfRAM分析技术于捷连系统之应用.pdfRAM分析技术于捷连系统之应用.pdfRAM分析技术于捷连系统之应用.pdfRAM分析技术于捷连系统之应用.pdf

			
		

	





	

		

			

				
					
RAMMap.exe

				
			

			

				

					06-14
				

			

		

		

			
				
RAMMap是一款由微软 Sysinternals 公司开发的高级 Windows 物理内存使用情况分析工具，它使用不同的方式在不同的标签内显示物理内存的使用信息。  　你有没有想过 Windows 是如何分配物理内存的，有多少文件数据是在...

			
		

	





	

		

			

				
					
xpm_memory_tdpram原语的完整使用实例

				
			

			

				

					yindq1220的博客
				

				

					06-17
					
					3529
					
				

			

		

		

			
				
一、xpm_memory_tdpram原语介绍


 当需要指定RAM内初始化数值时，可以使用原语中的参数MEMORY_INIT_FILE，指向一个尾缀为.mem的文件。该文件内的内容要求必须时十六进制的，与$readmemh函数读取的文件内容格式一致，用空格或者回车将数据隔开即可。另外需要注意的是，本着解决ultra RAM的想法，一个ultra RAM的数据位宽为72bits，因此72bits拆分为18bits，即ultra RAM的一个地址上，保存着4个18bits的像素数据。 二、如何生成.mem文

			
		

	





	

		

			

				
					
XILINX UltraScale+系列FPGA/SoC中的UltraRAM

					
热门推荐

				
			

			

				

					jiang1960034308的博客
				

				

					05-23
					
					1万+
					
				

			

		

		

			
				
UltraRAM的简单介绍与测试

			
		

	





	

		

			

				
					
XPM_MEMORY_SDPRAM的使用说明

				
			

			

				

					独木舟216的博客
				

				

					09-06
					
					5667
					
				

			

		

		

			
				
xpm_memory_sdpram #(
    .ADDR_WIDTH_A           ( 9                         ) , // DECIMAL
    .ADDR_WIDTH_B           ( 9                         ) , // DECIMAL
    .AUTO_SLEEP_TIME        ( 0                         ) , // DECIMAL
    .BYTE_WRITE_W...

			
		

	





	

		

			

				
					
FPGA图像处理项目(四)--二维FFT RapidIO

				
			

			

				

					兔美酱
				

				

					02-18
					
					3672
					
				

			

		

		

			
				
今天把RapidIO核已经加上，相应的target user代码也已经完成，最后把VxWorks上的代码也进行了相应的调整，整个项目算是大功告成了。最后把写一个简要的文档把RapidIO与Wxworks中关键的地方进行下描述以便以后查找起来理解起来也比较方便。


1. 从FLASH中加载bit文件。
2. 


    RapidIO--target user.v    
///

			
		

	





	

		

			

				
					
FPGA的硬件结构&FPGA基本开发设计流程(FPGA随笔01)

				
			

			

				

					qq_40328241的博客
				

				

					09-28
					
					1904
					
				

			

		

		

			
				
如今FPGA内部结构也愈加丰富，但万变不离其宗——可编程逻辑单元、可编程I/O单元和布线资源构成了FPGA内部三大主要资源，如图所示。
 1．可配置逻辑单元（Configurable Logic Block，CLB)
CLB在FPGA中最为丰富，由两个SLICE构成。由于SLICE有SLICEL (L：Logic)和SLICEM (M: Memory)之分，因此CLB可分为CLBLL和CLBLM两类，如图所示，图中箭头为进位链。
SLICEL 和 SLICEM内部都包含4个6输入查找表(LUT6)、3个数据

			
		

	





	

		

			

				
					
vivado 原语 ram

				
			

			

				

					08-31
				

			

		

		

			
				
Vivado中提供了一些双口RAM的原语，可以在设计时使用。以下是一些常见的双口RAM原语：

1. `RAMB18E1`: 这是一个18K位的双口RAM原语，具有两个独立的读端口和一个写端口。

2. `RAMB36E1`: 这是一个36K位的双口RAM原语，也具有两个独立的读端口和一个写端口。

这些原语可以通过Vivado的IP目录中的原语库使用。你可以在Vivado中创建一个IP实例，并选择使用双口RAM原语来实现你的设计。在设计过程中，你可以为双口RAM原语配置不同的参数，如数据宽度、存储容量和时序要求等。

注意：具体的使用方法和配置选项可能因Vivado版本而有所不同，请参考Vivado用户手册或官方文档以获取更详细的信息。

			
		

	



              




          




        



    





    



      

      

        
      

      





	

		评论	
	

	
	




  

    

      添加红包
      
    

    

      

        
        

          
          
        

        
请填写红包祝福语或标题

      

      

        
        

          
          个
        

        
红包个数最小为10个

      

      

        
        

          
          元
        

        
红包金额最低5元

      

      

        
        

          当前余额3.43元
          前往充值 >
        

      

      

        

          需支付：10.00元
        

        
        
      

    

  





  

    
    
  

  

    
    
  








  

    

      

        

          

            
            
成就一亿技术人!

          

          

        

        

          

          

            领取后你会自动成为博主和红包主的粉丝
            规则
          

        

      

      

        

          

            
              
            
            

              
hope_wisdom
 发出的红包
            

          

        

        

          

          

          

        

      

    

    

  



      
      

      
实付元

      
使用余额支付

      

        

          

            
            点击重新获取
          

        

        
扫码支付

      

      

        
          
            
          
          
        
      

      

        
        钱包余额
          0
          

            
            

              

                
抵扣说明：

                
 1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
 2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

              

            

          

      

      余额充值