组合逻辑和时序逻辑

组合逻辑和时序逻辑

一、组合逻辑

always@(敏感信号)或者always@*，组合逻辑相当于组合电路，与或非门组成的电路，其输出只与当前状态有关，与其他输入状态的函数无关，不涉及信号跳变处理（组合逻辑竞争冒险：只要输入信号同时变化，组合逻辑就必然产生毛刺）；

二、时序逻辑

always@(跳变时钟)是时序电路，其输出不仅仅与当前状态有关，只有在时钟跳变的时候才会变化，其最简单的模型相当于DFF，D触发器。

http://www.cnblogs.com/crazybingo/archive/2010/08/01/1789740.html