###SDC& Clock & CTS & Others
Specifying the Clock Root Timing Characteristics
在我们定义root clock后,需要描述root clock的timing 信息,主要分两种情况:
1、clock root is an input port without an I/O pad cell
这种情况下,root clock定义在非I/O pad cell的input port上,那么我们必须为这个input port定义driving cell;
例如
set_driving_cell -lib_cell mylib/CLKBUF [get_ports CLK1]
注意:
加入我们设置的driving cell的strength太弱了,那么工具可能会插入buffer,避免其违反max transition和max cap的问题;
2、clock root is an input port with an I/O pad cell
这种情况下,clock root定义在I/O pad上,那么我们为其指定input transition,如下
set_input_transition -rise 0.3 [get_ports CLK1]
set_input_transition -fall 0.2 [get_ports CLK1]
一般我们在写tile或者sys的SDC时,clock定义在sys的port上,都不是I/O pad cell