VHDL菜鸟入门到精通之激励文件编写

于 2023-09-17 15:56:38 发布
阅读量500 收藏 5
点赞数 1
分类专栏： VHDL 文章标签： VHDL 激励 仿真 modelsim 测试文件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zyp626/article/details/132944508
版权

目录

一、概览

二、激励文件结构

三、样例

3.1 组合逻辑

3.2 时序逻辑

四、常用编写

4.1 时钟信号

4.2 延时

4.3 循环

4.4 进程

一、概览

 

二、激励文件结构

    VHDL激励文件结构和设计文件较为类似，下面以3-8译码器的激励文件对结构进行说明。

激励文件主要包括：

1）库的声明与使用

2）实体的申明

3）结构体的申明

4）元件的声明

5）设计文件实体例化

6）信号生成

library IEEE;                      	--申明库IEEE
use IEEE.STD_LOGIC_1164.ALL;		--使用库文件IEEE中包STD_LOGIC_1164中的所有内容
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity decoder_tb is                --定义一个实体decoder_tb
GENERIC (n:integer := 7);			--Generic语句声明一个参数n，值为7，作用范围为全局，该语句非必须的，根据实际情况使用
end decoder_tb;

architecture Behavioral of decoder_tb is   --为实体decoder_tb申明一个结构体Behavioral
component decoder is					   --实体内进行元件component申明，主要用于定义端口
	PORT(en:IN STD_LOGIC;                  --port内对端口进行申明
		sel:IN INTEGER RANGE 0 TO n;
		x:out std_logic_vector(7 downto 0));
end component decoder;

signal en:STD_LOGIC;                       --信号申明，测试中使用的信号
signal sel: INTEGER RANGE 0 TO n;
signal x:std_logic_vector(7 downto 0);
begin
dut:decoder port map(en=>en,sel=>sel,x=>x);   --对于元件decoder进行例化，同时和测试文件中的信号进行映射
process                                       --激励信号生成
	begin
	en<='0';                           
	sel<=0;
	wait for 10ns;
	en<='1';
	wait for 20ns;
	sel<=1;
	wait ;
	end process;
end Behavioral;                      --结构体结束语句

三、样例

通常设计根据输入与输出的时间关系分为组合逻辑和时序逻辑，样例也针对2种场景提供。

3.1 组合逻辑

以一个3-8译码器为例，输入的真值表逻辑见下图，真值表逻辑是根据输入的数字X，输出Y中下标为值X的为1，其余为0，将X用二进制表示即为sel[2:0]的3比特。

 

设计文件代码

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity decoder is
GENERIC (n:integer := 8);
  Port (en:IN STD_LOGIC;
  sel:IN INTEGER RANGE 0 TO n-1 ;
  x:OUT STD_LOGIC_VECTOR (7 DOWNTO 0) );
end decoder;

architecture Behavioral of decoder is
begin
	PROCESS(en,sel)
		variable temp1:STD_LOGIC_VECTOR(x'high DOWNTO 0);
	begin
		temp1:=(others=>'1');
		if(en='1') then
			temp1(sel):='0';
		end if;
	x<=temp1;
	end process;
end Behavioral;

测试文件代码

library IEEE;                      
use IEEE.STD_LOGIC_1164.ALL;		
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity decoder_tb is                
GENERIC (n:integer := 7);			
end decoder_tb;

architecture Behavioral of decoder_tb is  
component decoder is					   
	PORT(en:IN STD_LOGIC;                
		sel:IN INTEGER RANGE 0 TO n;
		x:out std_logic_vector(7 downto 0));
end component decoder;

signal en:STD_LOGIC;                      
signal sel: INTEGER RANGE 0 TO n;
signal x:std_logic_vector(7 downto 0);
begin
dut:decoder port map(en=>en,sel=>sel,x=>x);  
process                                     
	begin
	en<='0';
	sel<=0;
	wait for 10ns;
	en<='1';
	wait for 20ns;
	sel<=1;
	wait for 20ns;
	sel<=2;
	wait for 20ns;
	sel<=3;
	wait for 20ns;
	sel<=4;
	wait for 20ns;
	sel<=5;
	wait for 20ns;
	sel<=6;
	wait for 20ns;
	sel<=7;
	wait ;
	end process;
end Behavioral;

综合结果，选择输入sel连接到8个LUT4，每个LUT4对应译码输出X中的一位，无时序逻辑单元触发器。

 

仿真结果，输出信号Y中对应索引值为sel的为0，符合预期

 

3.2 时序逻辑

时序逻辑选用触发器的设计进行示例，设计文件代码。

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity FF is
  Port (en,clk,d:IN STD_LOGIC; 
  	q:OUT STD_LOGIC );
end FF;

architecture Behavioral of FF is
begin
	PROCESS(en,clk)
	begin
		if(en='0') then
			q<='0';
		else
		if clk'event and clk='1' then
			q<=d;
		end if;
		end if;
	end process;
end Behavioral;

测试文件代码

entity decoder_tb is
end decoder_tb;

architecture Behavioral of decoder_tb is
component FF is
  Port ( en,clk,d:IN STD_LOGIC;
  		q:out STD_LOGIC);
end component FF;
signal en:STD_LOGIC:='0';
signal clk:STD_LOGIC:='0';
signal d:STD_LOGIC:='0';
signal q:STD_LOGIC;
begin
dut:FF port map(en=>en,clk=>clk,d=>d,q=>q);

process
	constant period:Time:=10ns;
	begin
	clk<='1';
	wait for period/2;
	clk<='0';
	wait for period/2;
end process;
process
	begin
	en<='0';
	d<='1';
	wait for 30ns;
	en<='1';
	wait for 70ns;
	d<='0';
	wait for 30ns;
	d<='1';
	wait;
	end process;

end Behavioral;

综合结果：综合出一个FDCE

 

仿真结果：

 

四、常用编写

下面将介绍激励编写中常用到的描述

4.1 时钟信号

a）占空比为50%

constant PERIOD : time := <value>;  --定义时钟周期

--使用after语句
CLK <= not CLK after PERIOD/2;

--使用wait语句
constant PERIOD : time := <value>;
CLK <= '0';
wait for PERIOD/2;
CLK <= '1';
wait for PERIOD/2;

b）非50%占空比

constant DUTY_CYCLE : real := <value_0.01_to_0.99>; --定义占空比系数
constant PERIOD : time := <value>;  --定义时钟周期

--使用after语句
CLK <= '1' after (PERIOD - (PERIOD * DUTY_CYCLE)) when CLK = '0'
  else '0' after (PERIOD * DUTY_CYCLE);

--使用wait语句
CLK <= '0';
wait for (PERIOD - (PERIOD * DUTY_CYCLE));
CLK <= '1';
wait for (PERIOD * DUTY_CYCLE);

c）差分端口占空比为50%

constant PERIOD : time := <value>;   --设置时钟周期

--使用after语句
CLK_P <= not CLK_P after PERIOD/2;
CLK_N <= not CLK_N after PERIOD/2;
--使用wait语句
CLK_P <= '0';
CLK_N <= '1';
wait for PERIOD/2;
CLK_P <= '1';
CLK_N <= '0';
wait for PERIOD/2;

4.2 延时

a) 指定延时时间

constant SIM_TIME : time := 10 ms;  --设置仿真时间SIM_TIME, 时间为10ms
<signal_name> <= <signal_value> after SIM_TIME;  --信号在SIM_TIME后进行赋值

wait on <signal_name>;   --延时到信号有变化

wait until falling_edge(<signal_name>); --延时到信号的下降沿到来
                        
wait until rising_edge(<signal_name>);  --延时到信号的上升沿到来

wait until <signal_name> = <value>;   --延时到信号变化到指定值

4.3 循环

a) loop语句

loop
   CLK <= not CLK;
   wait for PERIOD/2;
   if <signal_name = <value> then
      exit;
   end if;
end loop;

b) for语句

for <variable_name> in <lower_limit> to <upper_limit> loop
   <statement>;
   <statement>;
end loop;

c)while语句

while <condition> loop
   <statement>;
   <statement>;
end loop;

4.4 进程

a) 组合逻辑

process (所有的输入信号，信号间用逗号隔开)
begin
   <statements>;
end process;

b)时序逻辑

时钟下降沿触发，异步复位

process (<clock>,<async_reset>)
begin  
   if <async_reset> = '1' then       
      <statements>;
   elsif (<clock>'event and <clock> = '0') then
      if <sync_reset> = '1' then
         <statements>;
      else
         <statements>;
      end if;
   end if;
end process;

时钟下降沿触发，同步置位

process (<clock>)
begin  
   if (<clock>'event and <clock> = '0'>) then
      if <reset> = '1' then
         <statements>;
      else
         <statements>;
      end if;
   end if;
end process;

时钟上升沿触发，异步复位

process (<clock>,<async_reset>)
begin  
   if <async_reset> = '1' then
      <statements>;
   elsif (<clock>'event and <clock> = '1') then
      if <sync_reset> = '1' then
         <statements>;
      else
         <statements>;
      end if;
   end if;
end process;

时钟上升沿触发，同步复位

process (<clock>)
begin  
   if (<clock>'event and <clock> = '1'>) then
      if <reset> = '1' then
         <statements>;
      else
         <statements>;
      end if;
   end if;
end process;
知识充实人生
关注
  • 1
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
VHDL语言仿真激励文件testbench编写指南
qq_41894385的博客
05-28 3883
最近小编接触了一些关于VHDL语言的项目，而之前一直使用Verilog语言，虽然之前也学习过VHDL，但是毕竟语言这东西，如果不经过实战练习很难掌握。所以在编写代码时感觉很别扭，在网上找相关资料感觉这方面的资料很杂乱，而且不是很全面。所以小编将自己最近使用到的知识整理了一下供大家参考。...
(转)VHDL的延时理解
weixin_33810006的博客
06-11 781
1。VHDL中的delta延时大于零，但小于任何指定的延时（指定的延时包括after指定的惯性延时和transport指定的传输延时）。因此，在一个确定的仿真时刻t，开启有限多个仿真周期（即一个delta延时）不会使仿真时刻向前推进，就是说不论有多少个delta延时，都认为是在t时刻。为什么能够这样认为呢，请看2。 2。在具体硬件中，进程是并行发生的，也就是说，数据总是不断的流进各个模块，模块间...
EDA中的5 s定时单元的VHDL源程序
01-19
5 s定时单元的VHDL源程序 　　  : window._bd_share_config = { "common": { "bdSnsKey": {}, "bdText": "", "bdMini": "
vhdl中延时器的编写
继续微笑lsj
05-22 6643
最近由于项目的需要也是一直在开发fpga，有点心得。呵呵，主要是下面这个程序（延时器）启发了我，record一下： entity delay is port( en:in std_logic; clk:in std_logic; en_delay:out std_logic ); end delay; architecture Beha
用VHDL语言实现一个时延模块，可以满足任意时钟周期的时延。代码如下：
xvrixingkong的博客
02-19 6002
用VHDL语言实现一个时延模块，可以满足任意时钟周期的时延。代码如下： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; entity Delay is generic( num : integer --设置要延迟的周期数 ); port( clk : in std_...
VHDL快速入门（一）
打工狗
07-18 235
VHDL入门，以实例进行内容学习
VHDL快速入门
热门推荐
messyking的博客
04-16 5万+
写在前面 VHDL是一门硬件语言，没学过硬件语言，挺感兴趣，还可以用在计组的实验中，花了点时间学习整理了一下VHDL的基本语法，方便查看。本blog所用到的所有图片都引用自 VHDL语言的基本语法参考文档 一、VHDL语言的基本语法 1、VHDL语言的表示符 2、VHDL的数字 2.1 数字型文字 156E2的意思是156×\times×10210^2102； 下划线可以连接数字。 2.2 数字基数表示的文字 2.3 字符串型文字 2.4 下标名及下标段名 二、VHDL语言的数据对象 .
VHDL语言编写规范
05-04
VHDL语言编写规范 VHDL（VHSIC Hardware Description Language）是用于描述数字电路的硬件描述语言，广泛应用于FPGA、ASIC和其他数字电路设计中。为确保VHDL语言的编写质量和可读性，需要遵守一定的编写规范。本文...
VHDL.rar_vhdl 入门
09-23
通过实际编写和仿真这些简单的VHDL代码，初学者能够更好地理解硬件描述语言的工作原理，以及如何将这些描述转换为真实的硬件实现。 学习VHDL的过程中，理解其数据类型和运算符至关重要。例如，std_logic和std_logic...
VHDL语言入门教程.pdf
08-13
VHDL语言入门教程
VHDL语言入门教程
10-10
在《VHDL语言入门教程》中，新学者可以期待学习到以下关键知识点： 1. **VHDL基础知识**：了解VHDL的基本语法，包括数据类型、运算符、实体、结构体、进程等核心概念。学习如何定义基本的数据结构，如信号、变量、...
VHDL的TestBench仿真
weixin_43850409的博客
10-20 1万+
本人是刚接触FPGA的小白，这也是我第一次写文章。如果文中有错误和不恰当的地方，还望大家提出建议和指导。以下就是我对testbench的理解和总结。 对于testbench文件，我是这样理解的：testbench文件实际上也是一个vhdl文件(后缀为.vhd)。我们将设计好的电路模块封装为一个元件，然后在testbench文件例化它，再通过映射的端口产生激励信号。这些激励信号模拟成待测试的电路模块...
VHDL语言基础-Testbech
vizio.blog.csdn.net
02-13 3396
VHDL语言基础-Testbech
VHDL入门基础
yh13572438258的博客
04-08 2万+
一、VHDL语言的基本语法 D触发器的VHDL实现 1、VHDL语言的表示符 2、VHDL的数字 2.1 数字型文字 156E2的意思是156 × \times × 1 0 2 10^2 102； 下划线可以连接数字。 2.2 数字基数表示的文字 2.3 字符串型文字 2.4 下标名及下标段名 downto 和 to 有什么区别 举个例子，比如要生命一个长度位8的vector的信号 Signal s1: std_logic_v...
VHDL极简入门（一）VHDL基本层次与元件例化
最新发布
qq_45575557的博客
08-26 2215
VHDL入门，基本框架和模块例化方式
Modelsim的使用以及设计、激励文件testbench的说明
qq_43433724的博客
11-01 6114
Modelsim的使用以及设计、激励文件testbench的说明
FPGA仿真：testbench（激励）文件的编写（以及Robei中一些需要注意的点）
千歌叹尽执夏的博客
01-28 1万+
手动仿真在项目开发中是比较常用的，此时需要手动编写testbench文件。对于初学者来说，可能觉得编写testbench文件比较困难，但其实并没有想象的那么复杂，我们只需要按照testbench的结构，编写基本的激励文件还是比较容易的。当编写完testbench文件后，如果以后需要仿真其它模块的话，只需要在此基础上稍作修改即可。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值