DDR3调试总结

最新推荐文章于 2024-05-06 15:48:06 发布

hanfei_1

最新推荐文章于 2024-05-06 15:48:06 发布

阅读量3.5w

点赞数 49

分类专栏： FPGA 文章标签： FPGA-DDR3

本文链接：https://blog.csdn.net/hanfei_1/article/details/70546010

版权

DDR3调试总结

本文为原创，转载请注明作者与出处
http://blog.csdn.net/hanfei_1/article/details/70546010

以前同是DDR3的无知少年，由于项目需求、工作需要，有幸深入研究DDR3，中间也确实历经各种盲目阶段，查询资料、建立工程、调试错误等等，如今对此不敢说是精通，也只能说是基本入门，写此文章的目的也无非是想让那些和当初的我一样的初学者少走些弯路而已，也只当是抛砖引玉，也希望大神们能多多指教！提前谢过了，下面也为了不让大家看的那么无聊，也会适当换个方式，也望大家能给几分薄面，大神们多多指点，小菜鸟们就好好学习吧，毕竟也是手打的材料，下面入正题~

作为初学者，我认为最好能做到以下三个方面：材料准备与学习、工程建立与调试、日常总结与记录。

有些人会问谁都知道要学习资料，你也猜到了我要说手册，废话，傻子都知道没有手册搞不定的，当然是不只手册啦，如果你是第一次接触，最好下载几篇相关的学术论文，什么，不知去哪找？！不行就百度，我是在知乎上下的（本人西电，有没有师姐校友啊，嘿嘿，本校免费下），简单来说就是下载几篇相关论文，自己对相关的结构流程能有所了解，最好是你要调试啥就找相关的（我当时就傻x了，调DDR3，下了几篇DDR2当然可以借鉴，但心里受影响啊），当然还有最最重要的官方的datasheet，没有它，想搞定DDR3？洗洗睡吧~当然实验平台我就不说了，如果条件简陋，或者囊中羞涩，软仿也可以，怎么？瞧不起软仿？没钱想学习还不允许吗？我当初就硬着头皮软仿了一周，可坑爹的实验室有板子，我愣是不知道，后来才找老师拿了她，于是才上了她，好啦，扯远了，有板子，板子的原理图也要有吧，材料这些就可以了，至少你可以有事情干了！

再就是建立工程与工程调试，对于初学者网上都会说先看手册，建个example，跑一跑，了解下例程，对，这一步必须要做，而且要认真做！但是可能等最后你会发现，最终的结果可能并没有example那么复杂……，下面再细说，工程调试是一个很无聊但是很艰巨的过程，它的重要性，我在这就不说了，觉得不重要的又到睡觉的时候了。

最后就是日常总结和记录，像是日记，可并不是，这算是公开的，你师妹想看看？你不给？开玩笑，我一直认为这是个好习惯，日常犯的一些错误做好记录，总结原因和解决办法，这将会是一笔财富！当然可能没有过习惯的人，一开始不知该记录些啥，我一开始也是如此，我就想些啥就写啥，写着写着就知道了，现在不写都难受，这是病，不过不用治。简单来说一些实验现象，或者日常的仿真结果以及分析总结等，可以自己看，哪怕老板让你写报告你也有材料不是？抓紧拾起你的笔，敲起你的键盘，跟着我左手右手一个……

下面到了真刀真枪硬干的时候了，有本事你别跑！

一、材料准备与学习

先简单介绍下我的准备，而后简单介绍下DDR3的相关原理性知识，作为专业文档，这部分内容要有，而且必须有！我用的是X家的Virtex-6的FPGA，DDR3用的是美光的，论文下了几篇，名字我就不列了，自己查去，下面我简单介绍下DDR3，当然挑和工程相关的，别的自己去查资料。

资料介绍

算啦，贴张图，谁让我勤政爱民呢，重点的已经标出来了，自己动动手指就可以，文档里有的我就不多说了，自己看，介绍下别的几个关键词，很有用的！

DDR（Double Data Rate SDRAM），即双倍速率同步动态随机存储器，含义是数据会被时钟的上升沿和下降沿采样，相对于时钟上升沿采样，这种方法相当于把采样时钟频率提升了一倍。DDR3 SDRAM在降低系统功耗的同时很大程度上提高了系统性能，其理由“fly-by”和动态片上匹配技术对于信号完整性的改善效果明显。

1、逻辑Bank

组成DDR3的存储单元称为逻辑bank，在逻辑bank中，先指定一个行，再指定一个列，可以准确地定位到所需的存储位置，这是DDR3寻址的基本原理，目前，DDR3基本上是8bank设计。

2、物理Bank

这是一个与存储子系统相关的术语，并不针对存储芯片，在PC上的北桥芯片用于控制存储器与CPU之间的数据交换，为了高效传输数据，北桥芯片是存储器总线的数据位宽等同于CPU数据总线的位宽，这个位宽被称为物理Bank（又称为Rank），当前这个位宽基本为64bit，每个内存颗粒的位宽为8bit，为了满足Rank所需的64位宽，需要8颗内存颗粒并行组成。