【数电笔记】54-或非门构成的基本RS触发器

已于 2023-12-09 19:55:06 修改
阅读量4.7k 收藏 19
点赞数 16
分类专栏： 数电 文章标签： 笔记
于 2023-12-07 19:01:35 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/2201_75902080/article/details/134862568
版权
十七、基本RS触发器
集成电路相关内容
01-14 6万+
输出信号的状态就是（Q^(N+1) 次态） 同时刻输入信号的状态就是（S、R） 输出之前的状态就是（Q^N 现态）R是复位端，低电平有效，也就是当R为0时有效，当S为1（设置端无效）时，使得输出Q^(N+1)为0。S是设置端，低电平有效，也就是当S为0时有效，当R为1（复位端无效）时，使得输出Q^(N+1)为1。第二个与非门输入0和1，根据与非门真值表可知，Q^(N+1) 非输出为1。第一个与非门输入 1和0，根据与非门真值表可知，Q^(N+1)输出为1。输入R、S都为1，也就是复位端、设置端都有效时。
【数电笔记】53-与非门构成的基本RS触发器
2201_75902080的博客
12-07 1432
数电，与非门构成的基本RS触发器
单片机触发器或非门工作原理以及用途
爱瑞单片机，口令“资料”
06-10 916
今天给大家讲一个非常奇怪的东西，为什么说它奇怪呢？因为它不像电阻、电容、三极管这些东西这么单纯，就拿三极管来说吧，我们给他高电平，他就导通，而给他低电瓶它就会截止，无论什么时候他都遵循这个规律。而触发器就不一样了，触发器是有想法的，因为他有属于自己的记忆，他知道之前发生的事情，听起来是不是很奇怪呢？那接下来我们就来说一说他是怎么记忆的。以最简单的RS触发器为例，因为后面很多触发器都是以这个为基础的，RS触发器是由两个或非门构成的，或非门非常容易理解，或门的逻辑是，只要有一个输入为1，它就输出为1.而或非门是
触发器学习笔记
最新发布
weixin_73804415的博客
04-16 696
同时在基本RS触发器里面，当S=R=1 时，输出的状态是不确定的（可能是1也可以是0），主要原因是因为基本RS触发器本质上是两个与非门或者或非门相互补偿构成的，应该是对称结构，但是这两个与非门或者或非门其实是不完成相等的，这是由于构成门电路的元器件有温漂和零飘的概念，所以是不完全相等，这就存在了时延！当CP等于0，也就是在CP从1变为0这一时刻，从触发器开始工作，将主触发器的工作状态输入到从触发器，进而进行工作！当CP等于1，触发信号触发主触发器，使得这一刻的状态锁存在主触发器当中，从触发器不工作。
数字电路之RS触发器（与非门）
m0_59948873的博客
06-21 3万+
本文相关图片转载自。
基本RS触发器（SR锁存器）
qq_42747105的博客
01-30 4万+
RS触发器
【基础】RS触发器
外来物种
04-16 6万+
▪ RS触发器实验 RS触发器是时序电路中最基础的，所以务必学的透彻。 RS触发器，我们可以简单将它理解为一个存储单元，可以存储一位数据（0或者1）。 基本的RS触发器可以用两个 与非门 或者 或非门 实现： 此处我们利用两个 或非门 组成的RS触发器实验，先建立一个感性的认识，便于理解。 这个电路我们引出了 R端（橙色线），S端（灰色线）；同时 Q 连接上面的LED灯，`Q 连接下面的 LED 灯，便于查看实验结果。 电路搭建完成后，直接上电（如上图），...
使用与非门搭建基本RS、D触发器
ooolips的博客
11-21 1978
RS锁存器是时序电路中最基础的，所以务必学的透彻。（注：有些资料上把RS锁存器也称为RS触发器） RS锁存器，我们可以简单将它理解为一个存储单元，可以存储一位数据（0或者1）。基本的RS锁存器可以用两个与非门或者或非门实现，这里我们使用与非门输入信号R、S的作用方式：对低电压有效其逻辑功能表如下：其logsim进行仿真如下图（左边连两个输入即可）R-S触发器结论：(1) 不论现态是什么在R端施加低电平能将现态强制性地转换到“0”态;在S端施加低电平能将现态强制性地转换到“1”态;
复旦微电子-数字电路课件 第3章 触发器-教程与笔记习题
05-20
RS触发器（Reset/Set触发器）是最基本的触发器类型，由两个非门和两个与门组成。RS触发器有“置位”（Set）和“复位”（Reset）两种控制输入，当S为1且R为0时，触发器被置位；当R为1且S为0时，触发器被复位；如果S和...
凔海笔记之FPGA（七）：触发器和锁存器
07-21
RS触发器是最基本的双稳态触发器，由两个与非门交叉耦合构成，具有置“0”、置“1”和保持三种功能。RS触发器也分为上升沿触发和下降沿触发两种，低电平有效。JK触发器则具有更全面的功能，不仅包括置“0”、置“1”...
触发器基础知识
z13978552542的博客
12-15 5111
（1）、当R非=0，S非=1时，触发器的初态无论是0还是1，由于R非=0，因此G1的输出Q非=1，若G2门的输入全为1，则输出Q为0，触发器置0状态。（2）、当R非=1，S非=0时，由于S非=0，因此G2门输出Q=1，若G2的输入全为1，则输出Q非=0，触发器置于1状态。（2）、CP=1时，G3、G4被打开，输出由R、S决定，触发器的状态随输入信号R、S的不同而不同。（1）、CP=0时，G3、G4被封锁，输出为1，无论输入信号R、S如何变化，触发器的状态不变。(要避免此状态，则R非+S非=1）
【电路笔记】-时序逻辑电路
视觉与物联智能
03-06 1002
时序逻辑电路使用触发器作为存储元件，其输出取决于输入状态。
用或非门构成的基本触发器
m0_74209563的博客
04-21 1156
用或非门构成基本触发器
数字电路 第四章—第二节（基本触发器）
Zevalin的博客
02-27 2900
端同时由低电平跳变到高电平时，触发器会出现所谓竞态现象——0状态和1状态竞争的现象，也就是说，这时触发器会转为0状态还是1状态是完全无法预知的。端同时由高电平跳变到低电平时，触发器会出现所谓竞态现象——0状态和1状态竞争的现象，也就是说，这时触发器会转为0状态还是1状态是完全无法预知的。，对触发器来说，这是一种未定义的状态，没有意义，所以一般不允许这种情况发生。，对触发器来说，这是一种未定义的状态，没有意义，所以一般不允许这种情况发生。既表示触发器的状态，又是两个互补的信号输出端。
RS触发器、D触发器、JK触发器、T，T‘触发器的功能详细总结
热门推荐
python_baichi的博客
05-17 8万+
在实际的数字系统中往往包含大量的存储单元，而且经常要求他们在同一时刻同步动作，为达到这个目的，在每个存储单元电路上引入一个时钟脉冲（CLK）作为控制信号，只有当CLK到来时电路才被“触发”而动作，并根据输入信号改变输出状态。把这种在时钟信号触发时才能动作的存储单元电路称为触发器，以区别没有时钟信号控制的锁存器。 根据逻辑功能的不同特点，把触发器分为RS、JK、T、D等几种类型。 ①首先我们介绍RS触发器（与非门） 这种触发器可以实现的功能有三种：1、输出置零 2、输出置一 3、输出保持不变 下面附上
数字逻辑：触发器
Y798711330的博客
05-11 1158
RS触发器和JK触发器
使用与非门搭建RS和D锁存器
2201_75516394的博客
11-21 3840
RS触发器属于时序逻辑电路，其信号形成是由RS触发器将输出信号引回到输入信号，形成一个反馈。这样是的输出信号的状态不但取决于同时输入的输入信号状态，也与输出之前的状态相关。而我们平常学习的电路属于组合逻辑电路，它的输出状态值取决于同时输入的输入信号状态。
SR触发器以及D触发器的仿真
weixin_74345079的博客
11-21 3024
触发器通常用于存储电路中的状态或者时序信息，例如在计数器和存储器等电路中使用。常见的触发器有SR触发器、D触发器等。不同类型的触发器有着不同的输入端口和输出端口，以及不同的状态转换规则。在SR触发器中，当遇到某些特定情况的输入时，就会出现不稳定的状态，例如与非门SR触发器，当R=0，S=0时，会出现禁止、不稳定的状态，这个时候，就需要用到D触发器了。触发器有两个稳定的状态：SET（置位）和RESET（复位）。与或非门的SR触发器相比，只将逻辑门进行了改变，连接方式还是原样，随之而来的的是真值表的改变。
由与非门和非门构成的RS触发器
12-28
### 使用NAND和NOT门实现RS触发器 #### 原理说明 RS触发器是一种基本的记忆元件，能够保存一位二进制数据。其工作原理基于反馈机制，使得输出端的状态依赖于当前输入信号以及之前的状态。当使用与非门(NAND)和非门(NOT)构建RS触发器时，主要依靠这两个逻辑门的功能特性来完成。 - **S (Set)** 输入用于设置Q输出为高电平。 - **R (Reset)** 输入用于重置Q输出为低电平。 - 当S和R都处于低电平时，如果其中一个变为高电平，则对应的输出会发生变化；但如果两者同时为高电平，则会出现不确定状态[^2]。 #### 构建方法 为了利用NAND门创建RS触发器，通常采用交叉耦合的方式连接两个NAND门： 1. 将第一个NAND门的一个输入接收到外部控制信号`S`，另一个输入接到第二个NAND门的输出； 2. 同样地，将第二个NAND门的一个输入接收来自外部的控制信号`R`，另一输入则连向第一个NAND门的输出； 3. 这种配置形成了一个正反馈回路，从而实现了记忆功能。 对于非门的应用，在某些情况下可能用来反相特定节点上的电压水平以满足具体应用需求，但在基础形式下的RS触发器并不一定需要用到单独的非门组件[^5]。 ```vhdl library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity RS_FF_NAND is Port ( S : in STD_LOGIC; -- Set input R : in STD_LOGIC; -- Reset input Q : out STD_LOGIC := '0'; -- Output Q initialized to low state nQ : out STD_LOGIC); -- Inverted output of Q end entity; architecture Behavioral of RS_FF_NAND is signal int_Q, int_nQ : STD_LOGIC; begin process(S,R,int_Q,int_nQ) begin if ((S='0') and (R /= '0')) then int_Q <= '1'; elsif((R='0') and (S /= '0'))then int_nQ <= '1'; else null; end if; end process; U1: int_Q <= not(R and int_nQ); U2: int_nQ <= not(S and int_Q); Q <= int_Q; nQ <= int_nQ; end architecture; ``` 此段VHDL代码展示了如何定义并实例化由NAND门组成的RS触发器实体及其行为模型。注意这里的初始化设定是为了防止初始状态下可能出现的竞争冒险现象。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

日有所得

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值