一些数字设计及验证的笔试题（3）

一些数字设计及验证的笔试题汇总，仅供参考。

目录

1、用2048x12的ROM芯片，最多能实现多少个输入和多少个输出的组合逻辑函数？

2、OOP的三大特征是？

3、某个SRAM一共12根地址线A11~A0，32根数据线D31~D0，如果要实现2^20bytes的memory，需要多少块这样的SRAM？

4、NAND和NOR Flash的主要区别是什么？

5、在高速系统设计中，下列哪种优化方案可以提高系统频率？

6、下列属于动态验证范畴的是？

7、下列哪些方法是进行面积优化？

8、下列哪些是可综合的verilog语法？

9、在异步设计中对跨时钟处理的信号，功能验证时一般需要考虑以下哪些因素 

10、欲产生序列信号11010111，则至少需要多少级触发器？

11、关于跨时钟域电路的设计，下列说法正确的是

12、若要将一异或非门当做反相器使用，则输入端A,B的连接方式是？

---

1、用2048x12的ROM芯片，最多能实现多少个输入和多少个输出的组合逻辑函数？

最多能实现11个输入12个输出的组合逻辑函数。

2048=2的11次方，如果每个bit都作为1种输入，则最多有11个输入，2048种输入组合。12bit是ROM的数据位宽，每一种11输入的组合都能对应1个12bit的数据，如果12bit的数据每个bit都作为一个输出，这个ROM可以看成是12个11输入1输出的真值表。只要这12个真值表都不相同，即可认为是不同逻辑，而这是很显然的。

2、OOP的三大特征是？

封装性、继承性、多态性。

很基础，没什么好说的。

3、某个SRAM一共12根地址线A11~A0，32根数据线D31~D0，如果要实现2^20bytes的memory，需要多少块这样的SRAM？

一块SRAM的大小是4K*4B=16KB，要实现1MB，需要1024/16=64块。

4、NAND和NOR Flash的主要区别是什么？

主要区别：

（1）NAND中常存在坏块。

（2）NAND容量可以做到很大。

（3）NAND写入速度比较快。

（4）NOR读出速度比较快。

5、在高速系统设计中，下列哪种优化方案可以提高系统频率？

A.迟置信号后移
B.树形结构
C.流水线
D.资源共享 

答案：ABC。

A选项：迟置信号后移是高频设计中收敛时序的常用手段，基本思想是将关键路径上某个节点的信号挪到该路径靠后位置，缩短该关键路径延迟。

B选项：树形结构，参考二叉树的概念，时序路径上n个输入做二叉树可以实现算法上的优化，得到更大的并行度，缩短时序路径。

C选项：流水线，深度越大每级的逻辑越少，相应的系统频率可以跑得更高。

D选项：资源共享，一般而言资源共享意味着通路复用，而通路复用是一种节省面积的做法，会导致很多原本不必要的通路长路径出现。资源共享并不能提高系统频率，而该选项与A选项其实是硬币的两面。

6、下列属于动态验证范畴的是？

A.   modelsim仿真
B.    形式验证
C.   后仿
D.   STA

答案：AC。动态验证即验证结果依赖于向量输入，进行动态改变。形式验证和STA都不依赖于具体测试用例，所以答案为AC。

7、下列哪些方法是进行面积优化？

A.   寄存器配平
B.    逻辑优化
C.   资源共享
D.   串行化
E.    流水线设计
F.    关键路径优化

答案：BCD。寄存器配平，流水线设计，关键路径优化都是时序优化的手段，相应地都会或多或少以面积为代价。而逻辑优化，资源共享，串行化本质上都是减少逻辑面积优化的手段。

8、下列哪些是可综合的verilog语法？

A．assign
B．for
C．always
D．wait
E．time
F．initial

答案：ABC。

Verilog中结构是否可综合，见下图总结。

9、在异步设计中对跨时钟处理的信号，功能验证时一般需要考虑以下哪些因素 

A.   信号高电平有效还是低电平有效
B.    信号变化的最小宽度
C.   时钟频率
D.   相位和抖动

答案：ABC。

功能验证关注会影响功能并且不需要借助门级延迟等信息就可以判断对错的点。A选项，高低电平肯定是可以检测的。B选项，信号变化的最小宽度，在低频采高频的场景下功能仿真可以仿出漏采现象。C选项，时钟频率也是功能验证需要关注并且可以控制的，不同时钟频率的跨时钟域是否有频率不同导致的功能与预期不一致，这些是可以测到的。

10、欲产生序列信号11010111，则至少需要多少级触发器？

至少需要3级。8bit的序列8个状态可以生成，而8个状态用3bit的状态信号即可表征。

11、关于跨时钟域电路的设计，下列说法正确的是

A.   跨时钟域电路存在亚稳态风险，最好避免使用
B.   信号经两级d触发器同步后即可进行跨时钟域传递
C.   跨时钟域电路一定存在亚稳态
D.   采用单一时钟的电路也可能产生亚稳态

答案：CD。

A选项明显错误。

B选项错在单bit电平信号才可以同步后直接传递，而多bit信号不能直接同步，此外脉冲信号的两级打拍同步还需要先转为电平进行后再转脉冲。

C选项，只要涉及到异步电路跨时钟域，就一定存在亚稳态，亚稳态是不可能被消除的，只能通过合理的同步降低其发生概率。题目里如果说的是同步器之后的电路，那么经过合理的同步和亚稳态概率降低，将大概率不受亚稳态影响，那么C是错误的。如果包括了同步器采集的电路，那么是一定存在亚稳态的，那么C就是正确的。

D选项，采用单一时钟的电路，只要满足setup/hold的检测，就不可能产生亚稳态。如果不满足，则可能产生亚稳态，所以D正确。

12、若要将一异或非门当做反相器使用，则输入端A,B的连接方式是？

A.   A和B并联使用
B.   A或B中有一个接“0”
C.   A或B中有一个接“1”
D.   不能实现

答案：B。画出异或非门的真值表：

A	B	out
0	0	1
0	1	0
1	0	0
1	1	1

只要A或者B任意一个置0，就可以实现反相器功能。

---