【经验&技巧】蚀刻因子对PCB走线阻抗的影响

        现今，越来越多的高速接口被用在PCB上，随着这些接口的传输速率越来越快，阻抗在系统中扮演着越来越重要的角色，在这种情况下，蚀刻因素的影响越来越突出。

        Etch Factor、蚀刻因子或蚀刻补偿是PCB制造商为补偿化学蚀刻而进行的工艺修改的过程。

        蚀刻系数可以按照如下的公式进行计算：

        但是蚀刻因素有多大的影响呢?

        在单端阻抗的情况下，各种蚀刻因素之间没有太大的差异（差异仅为1.7欧姆），如下面的例子所示；

        对于差分阻抗，它产生了巨大的差异，在这个例子中从0µm蚀刻到15µm蚀刻产生大约5欧姆的差分阻抗；

        将蚀刻因子应用到实际PCB参数仿真中，如下图所示，对一段RGMI走线进行了蚀刻因素考虑前后的TDR对比（Etch factor=4），与上述计算相同，考虑蚀刻因素后，整体内层走线的阻抗会增加2欧姆，如果阻抗管控要求为45~55欧姆，不考虑该因素依然可以满足设计要求。

        如下图所示，对一段PCIE走线进行了蚀刻因素考虑前后的TDR对比（Etch factor=4），与上述计算相同，考虑蚀刻因素后，整体内层走线的阻抗会增加3欧姆，如果阻抗管控要求为85~95欧姆，则必须在设计中考虑到蚀刻因素的影响。

        总而言之，蚀刻因子对差分阻抗的影响巨大，PCB设计者必须始终向PCB制造商要求所有层的阻抗管控要求。

参考文献：

        梅志慧,张腾,章敏凤.基于CST的高精度差分阻抗仿真策略[J].菏泽学院学报,2022,44(02):46-51.DOI:10.16393/j.cnki.37-1436/z.2022.02.009.

知网链接：

基于CST的高精度差分阻抗仿真策略 - 中国知网https://kns.cnki.net/kcms2/article/abstract?v=7gnxONS3vkl5B5B-5Sv0i_v_7T5TvfqwRsRuJFa0Xtao-RkuYSX3mZ4i-6FldOHbgVJTPZjzoisTPVyN2qm3q95GRaQ52J5zuIwQiRUwUsRmntlVKUVmcFxsA3VaOUCSlHVumVHTywsOqfAkPEANiy5a4-1tWfaQzf9HbgkX7ZAR6SaafGlg0Q2KWGAycu-CbtYdl95ErcFFdVDmHgktxJDDMFPg1EbQZ6TbWF5MiMw=&uniplatform=NZKPT&language=CHS