【器件知识】【设计】ESD专题-闩锁效应-大尺寸输出缓冲器

本文探讨了CMOS工艺中的闩锁效应,一种可能导致电路失效的问题。介绍了闩锁效应的微观原理,包括PN结的工作和NPN管的原理,并详细阐述了几种抑制门锁效应的设计方法,如加大间距、采用硅衬底外延、深沟槽隔离和绝缘层上覆硅技术。此外,还提及了传输延迟和晶体管设计中的高K介质与金属栅工艺对提高性能的影响。
摘要由CSDN通过智能技术生成

一、概述

由于制造上的困难,最初几代的MOS工艺仅提供NMOS器件。实际上,许多早期的微处理器和模拟电路都是用NMOS工艺制造的,但是它们的功耗相当大。尽管CMOS器件需要大量的掩模版和制造工序,CMOS逻辑的零静态功耗仍促使了CMOS技术时代的到来。然而,在CMOS电路中会产生一个严重的问题(在NMOS实现中并不存在),这就是闩锁效应。

闩锁效应是CMOS工艺所特有的寄生效应,严重会导致电路的失效,甚至烧毁芯片。

闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的,当其中一个三极管正偏时,就会构成正反馈形成闩锁。避免闩锁的方法就是要减小衬底和N阱的寄生电阻,使寄生的三极管不会处于正偏状态。 静电是一种看不见的破坏力,会对电子元器件产生影响。ESD 和相关的电压瞬变都会引起闩锁效应(latch-up),是半导体器件失效的主要原因之一。如果有一个强电场施加在器件结构中的氧化物薄膜上,则该氧化物薄膜就会因介质击穿而损坏。很细的金属化迹线会由于大电流而损坏,并会由于浪涌电流造成的过热而形成开路。这就是所谓的“闩锁效应”。在闩锁情况下,器件在电源与地之间形成短路,造成大电流、EOS(电过载)和器件损坏。
在这里插入图片描述

参考:闩锁效应-Bidu
参考:

  • 1
    点赞
  • 19
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值