53，Verilog-2005标准篇：Trireg电荷衰减时间的延迟指定

trireg网络声明中的第三个延迟应指定电荷衰减时间。 trireg声明中的三值延迟指定应采用以下形式：

#(d1, d2, d3) // (rise_delay, fall_delay, charge_decay_time)

例 1-下面的示例显示了在 trireg 声明中对电荷衰减时间的指定：

trireg ( large ) #(0,0,50)  cap1；

该示例声明了一个名为cap1的trireg网络信号，该信号存储信号强度为large电荷。上升延迟指定为0，下降延迟指定为0，电荷衰减时间指定为50个时间单位。

例 2-下一个示例介绍了一个源描述文件，该文件包含一个trireg网络声明，图1显示了源描述的等效原理图。

图1：带电容的trireg网络

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！