modelsim使用小方法

最新推荐文章于 2024-07-20 15:32:35 发布
最新推荐文章于 2024-07-20 15:32:35 发布
阅读量266 收藏
点赞数 1
分类专栏： 循序渐进 文章标签： fpga开发 学习 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/H19981118/article/details/137109241
版权
本文回顾了作者在时隔一年后重新使用modelsim的过程，重点关注了如何处理波形窗口中信号名的调整、分组操作以及个人工作习惯的改变。
摘要由CSDN通过智能技术生成

今天需要用到modelsim，太久没用了，快一年了吧，不晓得咋操作了

vivado和modelsim关联了一上午
下午就开始简单看看咋用的
记录几个常用的操作吧。

modelsim将波形窗口中的信号名变短或变长：
在这里插入图片描述

modelsim进行分组操作：
在这里插入图片描述

使用方法

ps：越来越懒了

Fighting_FPGA
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
modelsim6.5的使用方法
07-26
【Modelsim 6.5使用方法详解】 Modelsim是一款由Model公司开发的高效能硬件描述语言（HDL）仿真工具，支持Verilog、VHDL以及它们的混合仿真。它以其强大的功能，如分步执行程序、查看变量值、Dataflow窗口等功能，...
QuartusII与Modelsim之间的使用方法
08-04
使用QuartusII生成Testbench，然后打开Modelsim软件，进行单独仿真。
ModelSim小技巧，10.5
junky12345的博客
06-30 4290
ModelSim小技巧，10.5波形窗口，鼠标操作波形窗口，键盘操作主窗口，键盘操作修改波形窗口颜色修改波形高度 波形窗口，鼠标操作 Ctrl+鼠标左键从左上向右下拖拉：放大（选中区域） Ctrl+鼠标左键从左下向右上拖拉：缩小 Ctrl+鼠标左键从右下向左上拖拉：缩放至满屏 鼠标左键拖拉：移动最近的光标 Ctrl+鼠标左键在滚动条上点击：滚动至顶部或底部（竖直滚动条上）、左端或右端（水平滚动条上） 波形窗口，键盘操作 c：当前光标居中并放大 i,I,+：(Zoom in)放大 o,O,-：(Zoom ou
modelsim保存仿真结果，以及打开保存的仿真结果的波形wlf文件（经过实验，真实可用）...
weixin_30385925的博客
06-12 3115
1、在wave界面，将仿真波形保存为 .do文件（信号列表文件）。 2、切换左边任务栏至“sim”,，点击保存，给将要保存的 .wlf文件（波形文件）命名为自己想要的名字，默认为vsim.wlf。 （wlf文件为modelsim的wave log file文件格式） 3、保存，OK，关闭modelsim（注意，必须关闭modelsim，否则打开wlf文件的时候，会提示未正常关闭，无法打开...
Modelsim使用方法
热门推荐
grace_fight的博客
10-24 9万+
Modelsim使用方法 啦啦啦~接上一篇文章，今天来讲讲Modelsim的使用方法。 （1）打开Modelsim，如果是第一次使用请看（2），不是就看（3） （2）如果是新手，首先要在File—>New—library，新建一个我们自己的库，命名为work。这里我已经新建过work了，演示的是新建work1。 （3）建立好work library后，点击FIile—>New—&g...
Modelsim 软件使用方法
Tancilon的博客
01-28 4009
这时，只需要点击保存，就会发现“保存”的图标变成了阴影，这样编译才有效，而 就是这么不起眼但至关重要的一步“保存”，往往被很多初学者忽视，最终怀疑程序和软件问题。写完代码后，不能马上就编译，要先保存，否则，编译无效。在仿真中的时候，修改程序、编译等都是无效的，也不能强行关闭软件，字样，说明编译成功，否则会报错，就要回到程序中修改，只有。这样，看波形的窗口就会出现，将红色圈圈中的仿真时间步改成。两倍，也就是输出频率为输入频率的一半，达到了二分频的效果。”号，将其展开，会看到两个文件，文件名是我们刚刚写的。
ModelSim的使用详解
ZHE21
10-13 4万+
一、建立ModelSim工程 1、打开ModelSim软件 打开ModelSim软件，如下图所示： 2、建立工程 在modelsim中建立project，选择File->New->Project，如下图所示： 弹出如下界面： 在“ Project Name”栏中填写工程名，这里的命名方式，我们建议大家最好根据仿真的文件来进行命名，时间久了，当我们记不得这个仿真工程是用来仿真什么的时候，我们看到这个工程名，就能够知道它是用来做什么的了。这里我们把工程命名为“ runled_tb”，也就是在流
modelsim使用技巧
qq_37624854的博客
12-19 1383
打开Modelsim后，在Wave-Wave Preferences后，在弹出的Wave Window Preferences界面单击Grid & Timeline，然后选择仿真时间波形单位，并可以设置栅格显示的周期。一种是在Modelsim工具栏下直接选中Simulate-Start Simulation的弹出窗口中，选择好仿真top层文件后，取消勾选Enable optimization，1.2 在modelsim窗口下选择打开wave窗口，选择file-save format或按ctrl+s，保存。
【FPGA】Modelsim的使用方法
weixin_47730622的博客
10-10 2万+
Modelsim的使用方法 1新建库 File->New->Library… Create:选择创建的库，一般选择第三项。 Library Name:库的名字，一般以字母下划线命名。 Library Physical Name：默认。 2新建工程 File->New->Project… Project Name:工程名，不要出现中文字符，空格，一般以字母或下划线命名。 Project Location：文件保存路径，点击Browse，选择路径，最好每个工程建一个文件夹。 其他默认
ModelSim的使用
m0_71556547的博客
11-26 1710
在“ Project Name”栏中填写工程名，这里的命名方式，，我们看到这个工程名，就能够知道它是用来做什么的了。这里我们把工程命名为“ decoder”，其中“ Project Location”是工程路径，可以根据需要把工程保存到不同的位置。除了以上的“√”表示的通过状态外，还有两个可能出现的状态：如编译错误（显示红色的“×”）及包含警告的编译通过（有一个黄色的三角符号）。通常是由于代码中存在语法错误，如需解决问题则在左下角的”Transcrpt“中的红色显示"error"进行双击寻找具体错误。
Quartus/Modelsim使用记录
muxi_huang的博客
05-23 3140
1.Modelsim找不到文件   Modelsim仿真时报错找不到文件：   文件层级如下：   这个文件是在顶层文件CNN.v中读取的：   最后的解决方法就是把两个仿真需要用到的文件放在Modelsim仿真时生成的simulation文件夹里。   附工程代码链接。 ...
ModelSim的简要使用方法
05-19
1．第一次打开 ModelSim 会出现 Welcome to ModelSim 对话框，选取 Create a Project,或者选取 File\New\Project,然后会打开 Create Project 对话框。 2．在 Create Project 对话框中，填写 test 作为 Project Name...
Modelsim安装方法和基本使用方法
08-08
Modelsim 安装方法和基本使用方法 Modelsim 是一个功能强大且广泛应用的电子设计自动化 (EDA) 工具，用于数字电路和模拟电路的设计、仿真和验证。下面将详细介绍 Modelsim 的安装方法和基本使用方法。 一、...
modelsim使用方法
12-12
在使用ModelSim的过程中，了解和掌握DO文件的编写对于自动化仿真流程非常有帮助。DO文件可以包含一系列ModelSim命令，用于批量执行操作，如编译、仿真和波形显示。此外，利用FORCE命令可以在仿真过程中动态改变信号...
FPGA实验5：4位加法计数器
最新发布
lengmei1的博客
07-20 343
运用Quartus II 集成环境下的VHDL文本设计方法设计4位加法计数器，进行波形仿真和分析、引脚分配并下载到实验设备上进行功能测试。实验步骤和方法参考实验一，引脚分配可参考下表。
嵌入式硬件-Xilinx FPGA DDR4 接口配置基础（PG150）
hi94的博客
07-17 1011
内存控制器（MC）旨在从用户界面（UI）块接收读取、写入和读取-修改-写入事务，并以低延迟高效地将它们发送到内存，满足所有DRAM协议和时序要求，同时使用最少的FPGA资源。该控制器还允许通过UI控制信号对低级功能进行一定程度的控制，例如按事务基础上的自动预充电（AutoPrecharge），以及可以用于确定何时发出DRAM刷新命令的信号。指的是数据总线在传输数据时的效率。最高支持 32 GB的组件密度，64 GB的LRDIMM，128 GB的RDIMM，16 GB的SODIMM和16 GB的UDIMM。
39.简易频率计（基于等精度测量法）（2）
2301_80417284的博客
07-17 397
39.简易频率计（基于等精度测量法）（2） 计算核心模块
【VERILOG】输入脉冲下降沿触发输出一组双脉冲 （附带testbench）
hcoolabc的博客
07-18 820
【代码】【VERILOG】输入脉冲，下降沿后输出一组双脉冲，附带t estbench。
quartus modelsim使用方法
06-28
### 回答1： Quartus和ModelSim是FPGA设计中常用的两个工具。Quartus是一个FPGA设计软件，而ModelSim是一个仿真工具。下面是使用Quartus和ModelSim的一些基本步骤： 1. 在Quartus中创建一个新的工程，选择FPGA型号和目标设备。 2. 在Quartus中编写Verilog或VHDL代码，并将其添加到工程中。 3. 在Quartus中进行综合和布局布线，生成一个.bit文件。 4. 在ModelSim中创建一个新的仿真工程，将Quartus生成的.bit文件添加到仿真工程中。 5. 在ModelSim中编写仿真脚本，设置仿真参数和仿真时钟。 6. 在ModelSim中运行仿真，查看仿真结果。 7. 如果需要调试代码，可以在ModelSim中添加断点和观察点，以便更好地理解代码的执行过程。 总之，Quartus和ModelSim是FPGA设计中不可或缺的工具，掌握它们的使用方法对于FPGA设计师来说非常重要。 ### 回答2： Quartus是一款FPGA（现场可编程门阵列）芯片设计软件，而ModelSim是一款数字电路仿真器。两者结合使用可以方便地进行FPGA的设计工作以及调试工作。 首先，需要安装Quartus以及ModelSim。安装后，启动Quartus并新建工程。在新建工程的过程中，需要选择芯片型号、工作路径、以及设计语言等等。在选择设计语言时，最好选择与ModelSim兼容的语言，如Verilog HDL或VHDL。 接下来，设计电路原理图或进行RTL（寄存器传输级）设计，也可以使用FPGA开发板进行硬件测试。完成电路设计后，需要进行功能仿真以及时序仿真来验证设计是否正确。这时可以将设计文件导入ModelSim中，进行仿真验证。 在使用ModelSim时，需要打开Wave窗口以查看仿真结果。Wave窗口会显示仿真时钟周期的波形图，方便观察信号的变化。在Wave窗口中，可以添加需要观察的波形图和信号，并设置波形图显示的时间范围和放大倍数。 另外，在完成仿真后，可以对仿真结果进行波形分析。ModelSim提供了各种分析工具，可用于查看电路的时序、信号延迟、频率等信息。比如，可以查看时序图中的最大延迟和最小延迟，来了解信号路径中的瓶颈情况。 总之，Quartus和ModelSim的使用可以加速FPGA设计工作，并帮助调试仿真结果。掌握这两个工具的使用方法对于想要从事FPGA芯片设计的人们来说是非常重要的。 ### 回答3： Quartus和Modelsim是两种常用的EDA工具，它们可以用来进行FPGA开发，这里介绍一下它们的使用方法。 在使用Quartus进行FPGA设计时，一般需要进行如下几个步骤： 1. 创建Project：打开Quartus软件，选择File -> New Project，填写项目名称和保存路径。添加需要使用的源文件，比如Verilog文件、VHDL文件等。点击Next，选择目标FPGA器件和FPGA器件速度等信息，确定后点击Finish。 2. 编译Design：在Quartus主界面中，点击Compile Design进行Design的编译。如果没有错误或警告，编译成功后，可以在Messages窗口中查看。 3. 下载到FPGA：将编译后的Design下载到FPGA中，可以使用在Quartus中的软件下载工具，也可以将所需的文件转储到外部下载工具中。 在使用Modelsim进行仿真时，一般需要进行如下步骤： 1. 创建Project：打开Modelsim软件，选择File->New->Project。然后按照提示步骤输入所需的Project名称和Project文件夹路径。 2. 添加Design文件：在Project窗口中，右键点击Work下的Design，选择Add Files，添加需要仿真的Design文件。 3. 添加仿真波形文件：在Project窗口中，选择Work下的Waves，右键选择New Source File，设置好仿真波形文件的名称和路径。 4. 设置仿真时钟：在Wave窗口中，选择需要仿真的时钟信号，右键点击Edit Properties，设置好时钟频率和时钟相位平移。 5. 编译Design文件：在Transcript窗口中输入vlog file_path，编译Design代码。 6. 进行仿真：在Transcript窗口中输入vsim design_name，进行仿真。 总之，Quartus和Modelsim都是非常实用的EDA工具，在进行FPGA开发和仿真时得到了广泛的应用。以上就是Quartus和Modelsim的基本使用方法。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Fighting_FPGA

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值