[从零开始学习FPGA编程-18]：快速入门篇 - 操作步骤2-6- VerilogHDL时序电路语法分析（以计数器为例）

作者主页(文火冰糖的硅基工坊)：文火冰糖（王文兵）的博客_文火冰糖的硅基工坊_CSDN博客

本文网址：

目录

前言：

第1章 功能模块代码：counter.v

第2章 驱动代码：tcounter.v

---

前言：

前文以及阐述了VerilogHDL基本语法，本文将以modelsim自带的计数器程序来解读VerilogHDL的语法。

代码路径：

C:\modeltech64_10.4\examples\tutorials\verilog\basicSimulation

counter.v =》 功能模块代码

tcounter.v =》驱动代码

第1章 功能模块代码：counter.v

// Copyright 1991-201