FPGA单比特信号的边沿检测：精准找到单比特信号的上升沿/下降沿（自用 仅供参考）

边沿检测主要作用是能够准确的识别出单比特信号的上升沿或下降沿，也就是我们希望当上升沿或下降沿来到时，能够产生一个唯一标识上升沿或下降沿的脉冲信号来告诉我们上升沿或下降沿来了，我们就可以根据这个脉冲信号作为后续电路功能的启动。

如图所示，对同一信号打一拍，在①位置处就可以检测到上升沿，使之拉高一个时钟的脉冲;在②位置处可以检测到下降沿，使之拉高一个时钟的脉冲。

经过相关逻辑运算可得到podge和nedge两个脉冲：（仅仅展示核心代码，配合上图一起看）

1.1与逻辑实现podge脉冲

always@(posedge sys_clk or negedge sys_rst_n)

        if(sys_rst_n == 1'b0) podge <= 1'b0;

        else if((data) && (~data_reg))  podge <= 1'b1;//核心逻辑

        else podge <= 1'b0;

1.2或逻辑实现podge脉冲

        else if((~data) || (data_reg)) podge <= 1'b0; //核心逻辑

        else podge <= 1'b1;

（1.1与1.2的核心逻辑互为德摩根定律）

2.1与逻辑实现nedge脉冲

        else if((~data) && (data_reg)) nedge <= 1'b1; //核心逻辑

        else nedge <= 1'b0;

2.2或逻辑实现nedge脉冲

        else if((data) || (~data_reg)) podge <= 1'b0;//核心逻辑

        else nedge <= 1'b1;

（2.1与2.2的核心逻辑互为德摩根定律）