作为一名芯片设计DFT工程师专家,在做scan insertion(扫描插入)时使用EDT(Embedded Deterministic Test,嵌入式确定性测试)的参数配置策略,需要综合考虑多个方面的因素,以确保测试的高效性、准确性和成本效益。以下是对该策略的分析:
一、明确EDT与Scan Insertion的关系
EDT是一种在芯片设计阶段就嵌入测试逻辑的技术,旨在提高芯片的可测试性,降低测试成本,并提升测试覆盖率。而Scan Insertion则是将普通寄存器替换为扫描寄存器,并连接成扫描链,以便在测试阶段对芯片进行扫描测试。EDT可以与Scan Insertion相结合,通过嵌入的测试逻辑来控制和监视扫描链的测试过程。
二、EDT参数配置策略
扫描链数量与长度
策略:根据芯片的规模和复杂度,合理配置扫描链的数量和长度。过多的扫描链可能会增加测试控制的复杂度,而过少的扫描链则可能导致测试时间过长。
考虑因素:芯片的逻辑密度、时钟频率、测试覆盖率要求等。
扫描单元类型
策略:选择适合芯片特性的扫描单元类型,如DFF(数据触发器)或latch(锁存器)等。不同类型的扫描单元在测试性能和资源消耗方面可能有所不同。
考虑因素:芯片的设计规范、测试需求、功耗要求等。
扫描链配置模式
策略:根据测试需求,配置不同的扫描链模式,如单模式或多模式扫描链。多模式扫描链可以在不同的测