FPGA实现串口升级及MultiBoot（七)AXI HWICAP实例讲解

最新推荐文章于 2025-05-11 23:17:09 发布
最新推荐文章于 2025-05-11 23:17:09 发布
阅读量733 收藏 3
点赞数 11
分类专栏： FPGA实现串口升级及MultiBoot 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Pieces_thinking/article/details/143657773
版权

本文目录索引

缩略词索引：

  • K7:Kintex 7
  • V7:Vertex 7
  • A7:Artix 7
  • MB:MicroBlaze

上一篇文章（《FPGA实现串口升级及MuItiBoot（六)ICAPE2原语实例讲解》）通过ICAPE2原语嵌入IPRIG指令，灵活性大大增加，今天我们介绍第三种方式-AXIHWICAP，也是目前官方比较推荐的方式，也是后续我们一直会使用的方式，今天的例程比较简单，因为后续会有更复杂的应用。

一个指令和三种方式

对于 IPROG 指令目前有三种实现方式，分别为：1）通过约束脚本添加；2）通过ICAPE2原语添加；3）通过AXI HWICAP写入IPROG指令。接下来我们详细分析这三种指令的实现方式。

通过AXI HWICAP写入IPROG指令

了解本专栏 订阅专栏 解锁全文 超级会员免费看
MicroBlaze系列教程（10）：AXI_HWICAP的使用
whik1194的博客
07-02 1899
AXI_HWICAP，是把ICAP原语封装成了一个AXI接口的IP核，可以通过MicroBlaze来访问ICAP原语，功能非常强大，可以参考UG470和UG380来使用。本文介绍两个典型应用：读取IDCODE和从指定地址重新配置。Xilinx FPGA ICAP原语实现多重配置。
使用MicroBlaze系列教程：AXI_HWICAP的简介与示例
Orion_O的博客
09-26 782
本教程将介绍如何使用MicroBlaze中的AXI_HWICAP IP核，该核心允许在FPGA上进行硬件配置。我们将提供一个示例程序，演示如何使用AXI_HWICAP核心进行FPGA配置。示例程序的核心是通过AXI_HWICAP核心对FPGA进行配置。首先，我们需要初始化AXI_HWICAP核心，将控制寄存器清零并使能核心。该示例程序可以作为使用MicroBlaze中AXI_HWICAP核心进行FPGA配置的起点。这些宏定义是根据您的具体硬件配置和工程设置而定的，您需要根据自己的工程配置进行相应的修改。
Xilinx ISE、MicroBlaze系列教程
whik1194的博客
01-30 3705
这个系列文章是我个人最近两年使用Xilinx MicroBlaze软核的经验和笔记，以Xilinx ISE 14.7和Spartan-6，Vivado 2018.3和Artix-7为例，介绍MicroBlaze软核、AXI总线IP核的软硬件使用，希望能帮助到更多的人，有疑问可以在文章底部留言评论，互相交流学习。
Microblaze添加自定义IP核，挂AXI总线实现SSD1306 OELD驱动
一路前行
08-22 3020
Microblaze添加自定义IP核，挂AXI总线 前言 最近公司要将主控程序从Cortex M系列的ARM上移植到Xilinx MPSoC内部R5核上，不使用操作系统，直接裸跑，实现原有功能的基础上增加其他实时性要求更高的功能，在具体功能实施之前，由我先进行技术穿刺，将能用到的模块提前先熟悉下，以便后续工程的开展，本着好好学习，认真负责的态度，我计划在空闲时间把这些模块的使用方法与心得总结下与大...
使用ZYNQ实现单LUT内容的动态修改（一）PL端OOC设计流程
qq_36485905的博客
07-17 1505
使用ZYNQ实现单LUT内容的动态修改（一）PL端OOC设计流程 一，摘要 本文主要用于记录作者本人实现ZYNQ动态修改LUT内容过程中主要参考的资料，实现的步骤，遇到的问题等。主要参考的文章链接如下：https://cloud.tencent.com/developer/article/1528881，其中该工作大部分的原理部分该篇博客都有介绍，本篇博客不再赘述。 在此我主要介绍一下使用Viva...
FPGA实现串口升级及MultiBoot（九)BPI FLASH相关实例演示
OpenFPGA的博客
11-22 750
与SPI相关知识并没有什么太多区别（别杠硬件或者架构上），相关知识点都在上面指出，大家有什么其他需要注意点，欢迎留言讨论。关于“四样错误”就不演示了，没什么太大区别，下一讲我们开始串口升级。PS:为了扩展ICAPE2原语的使用，在原来的基础上增加了几个常用FPGA ID，并在触发启动时候增加了可选电平触发或上升/下降沿触发（例化IP时选择），新版本号V1.1。
FPGA实现串口升级及MultiBoot（十)串口升级SPI FLASH实现
OpenFPGA的博客
12-01 925
采用软核进行串口升级的原因主要有以下几点：1、官方推荐：官方以前也推出了针对逻辑进行升级的程序《XAPP1081_QuickBoot》，但是从今年起（2024年）官方就停止更新相关例程了（详见下面截图），所以采用官方推荐的软核更新；2、简单并具有通用性：针对SPI或者BPI官方都有相关的IP，可应对市场上80%以上的FLASH，并且官方IP通用性极强，只需要修改几个参数就可以对不同厂家的芯片进行升级操作；
FPGA实现串口升级及MultiBoot（八)四样错误实例演示
OpenFPGA的博客
11-10 636
这样一个指令、二种位流、三种方式、四样错误就用实例讲解完毕，调试过程中主要观察状态寄存器状态可以快速定位问题。大家在使用上面例程时候主要观察跳转地址和烧写进FLASH的地址关系，即下图：之前的文章都是以SPI FLASH为主，下一篇文章讲讲BPI FLASH及相关例程。
FPGA实现串口升级及MultiBoot（六)ICAPE2原语实例讲解
OpenFPGA的博客
11-09 1010
FPGA实现串口升级及MultiBoot（五)通过约束脚本添加IPROG实例中通过配置（bit）文件嵌入IPROG命令，实现最简单，占用资源也最少，但是只能支持一个Update Bit文件。今天通过ICAPE2原语进行控制可以任意指定Flash地址，非常灵活。下一讲我们讲一下ICAPE2的"变形体”-AXI HWICAPIP的使用。
HWICAP ipcore的使用方法（包含源码及说明）
宝沐熙的博客
09-03 563
2、 Bitstream_size，输入，32bit，为当前需要重配部分bin/bit文件的大小，必须先于new_recfg_flag给到端口；3、 cfg_data_in，输入，32bit，重配的数据输入，这个数据必须在new_recfg_flag之后给，因为new_recfg_flag信号会复位里面的写fifo；1、 new_recfg_flag，输入，1bit，有新重配的标志信号，上升沿有效；4、 cfg_data_in_vld，输入，1bit，重配数据输入的有效信号；
Xilinx(AMD) FPGA通过ICAP原语读取芯片IDCODE实现方法
MmikerR的专栏
05-18 1700
Xilinx每种型号的FPGA芯片都有一个唯一的IDCODE与之对应，同一型号不同封装的IDCODE是相同的。IDCODE的获取方法包括JTAG、ICAP原语、AXI_HWICAP IP核等。获取IDCODE常用于根据芯片型号改变代码的功能，或者对代码进行授权保护，只能在指定型号的FPGA芯片上运行。本文介绍通过ICAP原语读取IDCODE的方法。
FPGA MultiBoot多重配置
panweiwen0的博客
08-31 2381
FPGA MultiBoot多重配置 上面介绍了单bit流文件生成mcs文件，用此类mcs文件配置FPGA时，只能实现一种功能；下面介绍由多个bit流文件生成的mcs文件，即该mcs文件包含多个bit流文件。用此类mcs文件配置FPGA时，可根据需求有选择地加载其中的某个bit流文件对FPGA进行系统重配置，即MultiBoot特性。 Xilinx公司出品的Spartan6系列FPGA所具有的MultiBoot特性，允许用户在不掉电重启的情况下，根据不同时刻的需求，有选择地从存储于Flash中的多个配置文件
ZYNQ学习笔记（3）-局部重构Partial Reconfiguration
姚家湾博客
02-12 5928
动态局部重构Dynamic Partial Reconfiguration(DPR)，顾名思义，局部重构是当下载了全部的bit 配置以后，可以通过下载局部分区bit 文件来动态修改对应分区的逻辑功能，同时其余分区的逻辑功能持续运行而不中断。 典型应用 局部重构优化了传统的FPGA 应用，通过这项技术减少了尺寸，重量，功耗和成本。 一个典型的例子是网络交换机。每个网络交换机都具有多个端口，每个端口能够支持多种接口，比如10GigE ，OC48和光纤等等。然而在FP...
Xilinx FPGA Microblaze AXI_IIC使用方法及心得
热门推荐
一路前行
08-19 1万+
Xilinx FPGA Microblaze AXI_IIC使用方法及心得 前言 最近公司要将主控程序从Cortex M系列的ARM上移植到Xilinx MPSoC内部R5核上，不使用操作系统，直接裸跑，实现原有功能的基础上增加其他实时性要求更高的功能，在具体功能实施之前，由我先进行技术穿刺，将能用到的模块提前先熟悉下，以便后续工程的开展，本着好好学习，认真负责的态度，我计划在空闲时间把这些模块的...
基于FPGA控制PCF8591开展ADC采样，以采样烟雾模块输出模拟电压为例（IIC通信）
g_125487的博客
05-08 951
这段时间做设计总是遇到一些传感器模块输出模拟电压，采集模拟电压进而了解传感器输出的浓度占比，在淘宝上找到了一个4通道的ADC采集模块，用这个来获取不同传感器的模拟电压输出正好，其实物如图所示：该模块具有ADC采样以及DAC输出的功能，其中4路为ADC采样输入AIN0-4，一路DAC输出AOUT。
7系列 之 SelectIO 资源
最新发布
扶桑树下、拂晓之时
05-11 1178
本文对应的是《ug471_7Series_SelectIO.pdf》的第 1 章 < SelectIO Resources > 部分，是对7系列FPGA的所带有的逻辑资源的一个概述与介绍。除少数例外，每个 I/O Bank 包含 50 个 SelectIO 引脚。每个 Bank 两端的两个引脚仅能用于单端 I/O 标准（single-ended I/O standards）。在大多数器件中，single-ended (only) IOBs 是每个 I/O bank 两端的两个引脚。
锁相环HMC830的调试
universaldata的博客
05-07 1115
锁相环HMC830的调试
【FPGA开发】Xilinx DSP48E2 slice 一个周期能做几次int8乘法或者加法？如何计算FPGA芯片的GOPS性能？
kanhao100的博客
05-05 898
Xilinx DSP48E2 slice 在一个时钟周期内处理 INT8（8 位整数）运算的能力。核心能力概述一个 DSP48E2 slice 包含几个关键计算单元：INT8 运算的并行度 (SIMD 能力)DSP48E2 的设计允许它通过 SIMD（单指令多数据）方式，在其宽数据通路上并行处理多个较小位宽的操作，如 INT8。INT8 乘法:INT8 加法/减法:总结在一个时钟周期内，一个 Xilinx DSP48E2 slice 的 INT8 运算能力上限是：实际应用中的考虑:因此，当评估性能时，通常认
Xilinx Spartan6 FPGA实现在线程序MultiBoot升级方案
4. **配置接口**：Xilinx FPGA支持多种配置接口，包括串行配置模式、并行配置模式、SelectMAP模式等。MultiBoot功能的实现需要设计合理的配置接口控制逻辑，确保在不同启动阶段正确地读取和加载配置数据。 5. **...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

OpenFPGA

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值