本工程可以实现伺服电机控制
编程语言是verilog
仿真截图如下:
顶层模块如下:
module pid_motion_speed(
//input
sys_clk, //时钟
sys_rst_n, //复位
key, //转向设定
a, //a相反馈输入
b, //b相反馈输入
//output
uart_txd,
moto_pwm_a,
moto_pwm_b,
c_direct_positive ,
c_direct_negative
);
仿真代码:
`timescale 1ns / 1ps
module pid_tb(
);
reg sys_clk, sys_rst_n,a, b;
reg [3:0]key;