【Verilog基础】一文搞懂 时钟无毛刺切换电路（Glitch free）【含代码实操、真题实战】

一、理论

无毛刺时钟切换电路，又叫 Glitch free 电路、时钟无缝切换电路，在笔试中遇到过，如果没有接触过，很可能无从下手。

【Glitch free 经典文章】：Techniques to make clock switching glitch free

前言

随着越来越多的多时钟应用于当今的芯片中（尤其是在通信领域），在芯片运行时经常需要切换时钟源。通常的实现方式是：在硬件中复用两个不同频率的时钟源，并通过内部逻辑控制复用器 MUX。

这两个时钟在频率上可能完全不相关，也可能成倍数关系。不管是哪种情况，都有可能在开关门控时产生毛刺（Glitch）。时钟线上的毛刺对整个系统是危险的，因为它可能使用边沿触发了部分寄存器，而其他寄存器却没被触发。

在这篇文章中，使用两种不同的方式来避免输出时钟上有毛刺：

• 第一种方法适用于