fpga系列 HDL：02 Vivado的基础使用

最新推荐文章于 2024-08-28 20:48:28 发布

FakeOccupational

最新推荐文章于 2024-08-28 20:48:28 发布

阅读量197

点赞数 1

分类专栏：硬件和移动端文章标签： fpga开发

本文链接：https://blog.csdn.net/ResumeProject/article/details/138050598

版权

硬件和移动端专栏收录该内容

83 篇文章 1 订阅

订阅专栏

创建工程

在这里插入图片描述

勾选可以跳过一些配置

添加源文件

在这里插入图片描述

代码

在这里插入图片描述

module mux2(
//端口列表	
	a,  //key0 1
	b,		//key1 1
	sel,	//key2 1
	out	//1:led熄灭  0： led亮
);

// key1 按下 释放
// key0 按下 释放
// key2 按下 
// key1 按下 释放
// key0 按下 释放
	
//端口类型定义
	input a;
	input b;
	input sel;
	
	output out;

	assign out = sel? b:a;
//	assign out = (sel == 1)? b:a;

endmodule

代码分析和综合

在这里插入图片描述

仿真

在这里插入图片描述

test bench 文件

`timescale 1ns/1ns

module mux2_tb();
	
	//激励源
	reg s1;   //a
	reg s2;	//b
	reg s3;	//sel
	
	wire Light1;
	
	mux2 mux2_i0(
	//端口列表	
		.a(s1),
		.b(s2),
		.sel(s3),
		.out(Light1)
	);
	
	initial begin
		s1 = 0;s2 = 0;s3 =0;
		
		#100;
		s1 = 1;s2 = 0;s3 =0;
	
		#100;
		s1 = 0;s2 = 1;s3 =0;
		
		#100;
		
		s1 = 1;s2 = 1;s3 =0;
		#100;
		
		s1 = 0;s2 = 0;s3 =1;
		
		#100;
		s1 = 1;s2 = 0;s3 =1;
	
		#100;
		s1 = 0;s2 = 1;s3 =1;
		
		#100;
		s1 = 1;s2 = 1;s3 =1;
		
		#100;
		
		$stop;  // multisim添加
	
	end

	
endmodule

在这里插入图片描述