一寸Timing一寸金，寸金能买寸光阴——CCD

上次我们简单介绍了一下CTS里面的一些基本概念，随着工艺尺寸的越来越先进，现在大家都热衷于都流行采用useful skew去修timing。 传统的balance的clock tree已经不怎么受待见。提到useful skew，就有必要介绍一下CCD，全称是Concurrent Clock Datapath，并行优化clock和data path。这对习惯于以前传统CTS做法的童鞋来说是一个全新的概念，有很多不同的地方。下面我简单介绍一下这种新技术的概念，希望大家看完能了解它为什么叫做Concurrent Clock Datapath吧~

我们知道clock的Timing分为两种模式，ideal clock和propagated clock。CTS之前并没有clock, 因此我们需要建立一个ideal的clock，这时从clock端口到寄存器CK端口的network  delay来自sdc中的set_clock_latency设置；做完CTS，并且update好IO latency之后，我们的clock就会自动的转换成propagated的clock，这时network delay就是实际时钟互连线网络的RC extraction算出来的delay。

在一个实际设计中，clock起始于ideal模式，并以propagated模式结束。如下图所示：