本文介绍了FPGA高速收发器中transceiver的重配概念，当外部输入速率变化时，需要重新配置收发器的速率或参考时钟。常见的重配方式包括RX时IO PLL的重配和TX时IO PLL与ATX PLL的重配。A10芯片采用profile reconfiguration方式，简化了重配流程。配置前需先完成IO PLL和ATX PLL的重配，可以通过状态机统一控制。
这里首先说下什么是重配，其次阐述为什么要进行重配。
解答：
在fpga的高速收发器的使用过程在最开始的配置页面常常需要确定此收发器的接收或发送速率，收发器的参考时钟，往往当参数固定后，在后续的应用过程中会在此设定的速率下工作，但是当外部输入的速率发生变化时，此时已经配置好的收发器的速率就不能正常的接收或发送数据了，此时就需要人为的改变收发器的速率或参考时钟，达到重新配置transceiver的目的。
常用的配置方式：
通常transceiver rx重配的过程中往往会伴随着io pll的重配，
原因：transceiver rx重配过程中，需要更改参考时钟，rx的重配的参考时钟往往都是百兆所有，io pll完全可以胜任
transceiver tx重配过程中会伴随着 io pll 和atx pll冲配置
最低0.47元/天 解锁文章
扫一扫
2546
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
