反型层的形成
Vg升高,形成耗尽层。
当栅氧化层电容和耗尽区的电容充满,保持恒定后,开始形成反型层。
沟道电荷增加。
![在这里插入图片描述](https://img-blog.csdnimg.cn/0f19a590e6634b398bce7857eff2f0e8.png#pic_center)
P+重掺杂来减小阈值电压。
在实际中,由上式得到的“本征”國值电压可能不适用于电路设计,举例来说,VTH=0,因而VG=0时器件不会关断。因此,在器件制造过程中通常通过向沟道区注入杂质来调整阙值电压,其实质是改变氧化p型村底层界面附近衬底的掺杂浓度。例如,如图所示,如果形成了p*薄层,那么就需要增加栅压使此区域图2.7 用来改变阔值电压的p+杂剂的耗尽。
![在这里插入图片描述](https://img-blog.csdnimg.cn/01c0b3355d914f1cb10e98a44620d4fb.png#pic_center)
沟道电荷的不均匀分布
![在这里插入图片描述](https://img-blog.csdnimg.cn/c61bb0d1dcc043849a73c76ebc5bc5c2.png#pic_center)
![在这里插入图片描述](https://img-blog.csdnimg.cn/807b572625d9463e9cedf43f4723beee.png#pic_center)
超过阈值电压,随着栅压增加,导通电阻逐渐减小。
沟道电荷
![在这里插入图片描述](https://img-blog.csdnimg.cn/0725000bbccb4d338e5805193c0d112a.png#pic_center)
1、线性区
![在这里插入图片描述](https://img-blog.csdnimg.cn/249b5ccdcaa74958b4603ef0ca774656.png#pic_center)
2、沟道饱和区
![在这里插入图片描述](https://img-blog.csdnimg.cn/4d43a7f300f8403fa77d0f80b4ec1bf1.png#pic_center)