文章目录
不定项选择
1、下面关于PLL电路表述中正确的是:
A、PLL术语模拟电路,无法用全数字电路实现
B、PLL相对于参考时钟,可以输出分频、倍频、分数频的时钟
C、PLL输入的参考时钟jitter,在PLL输出是会变大,也有可能变小
D、PLL的jitter值等于同步数字电路中clock uncertainty的设定值
BC
解析:PLL属于模拟电路,又属于数字电路。
D选项中的clock uncertainty,既包含了jitter又包含了skew
2、
3、
最高项4,代表了寄存器个数,我们从上面的解答可以看出m序列并没有A选项的内容
C选项,按照时钟节拍,我们也确实没有找到寄存器出现全0的情况。D选项,n个寄存器能够产生不重复序列,最多2^n -1;
4、
A选项无需等待DUT的输入输出信号变化。
Bsystem verilog就是具备了面向对象的特点
C,UVM是一个标准有专门的一个组织来维护。
所以D也错了,UVM不是一种语言,是一种方法学。
5、
这个就不讲解了,很简单。
6、
A,寄存器和工艺都是固定的
所以与时钟相关的是CDE
7、
下来去搞懂CMOS、PMOS
8、
9、
带通带阻滤波器
10、
11、
注意、选项E不对,主要是用于跨时钟域下,而不是单一时钟域下,比如说异步FIFO里面,用格雷码提高可靠性。
12、
13、
高中物理,不解释
其中&~代表 按位 进行与运算,再取非