report_timing报告普通时序路径
maxdelay timing report
set_data_check timing report
multiple cycles path report
half-cycle path report
给出report的结构即可,即没一类型的report包含哪些delay,怎么计算slack?
一般包括ref path【data required time】和dataptah【data arrival time】的delay。
在时序检查和非时序检查中ref path和data pathfenbie是什么?
哪些检查要加上clk周期,加多少个clk周期?
默认情况下report_timing在时序检查时 setup是向后一个clk检查,hold是当前clk检查;非时序检查setup是当前clk检查,hold是前一个clk检查。所以时序检查的mcp要怎么设,非时序检查的hold要怎么设?
啥是zero-cycle check
啥是multi_cycle check
啥是one-cycle check
啥是half_cycle check
静态时序分析STA基础 该文章给了半周期检查的简单说明,有一句话:
半周期导致建立时间时序更加严苛,而保持时间时序更加宽松。
I2S这些接口使用半周期采样,原因就在于设了skew阈值之后,保持时间在采样端更容易violation,所以用半周期采样